TW200807708A - Semiconductor device having a semiconductor-on-insulator configuration and a superlattice and associated methods - Google Patents

Semiconductor device having a semiconductor-on-insulator configuration and a superlattice and associated methods Download PDF

Info

Publication number
TW200807708A
TW200807708A TW96115986A TW96115986A TW200807708A TW 200807708 A TW200807708 A TW 200807708A TW 96115986 A TW96115986 A TW 96115986A TW 96115986 A TW96115986 A TW 96115986A TW 200807708 A TW200807708 A TW 200807708A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
superlattice
substrate
source
Prior art date
Application number
TW96115986A
Other languages
English (en)
Inventor
Scott A Kreps
Kalipatnam Vivek Rao
Original Assignee
Mears Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/381,835 external-priority patent/US7586116B2/en
Priority claimed from US11/381,850 external-priority patent/US20060243964A1/en
Application filed by Mears Technologies Inc filed Critical Mears Technologies Inc
Publication of TW200807708A publication Critical patent/TW200807708A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Description

200807708 九、發明說明： 【發明所屬之技術領域】 本發明係有關於半導體之領域，且特別是有關於依據能帶工程 (energy band engineering)而具有增進特性之半導體及其相關方法。 【先前技術】 利用諸如增強電荷載體(charge carriers)之動性(mobility)，以便增進 半導體元件性能之相關結構及技術，已多有人提出。例如，Cunie等人 之美國專利申請第2003/0057416號案中揭示了矽，石夕-鍺 (silicon-germanium)，與釋力石夕(relaxed silicon)，以及包括了原本將會導 致性能劣退的無雜質區(impurity-free zones)等的形變材質層(stained material layers)。其在上矽層中所形成的雙軸向形變(biaxial strain)改變 了載體的動性，並得以製作較高速與/或較低功率的元件。Fitzgerald等 人的美國專利申請公告第2003/0034529號案中則揭示了同樣亦以類似 的形變石夕技術(strained silicon technology)為基礎的一種CMOS反向器 (CMOS inverter) °
Takagi的第6,472,685B2號美國專利中揭示了一種半導體元件，包 含有夾在矽層之間的一層矽及碳層，以使其第二矽層的傳導能帶 (conduction band)及鍵結能帶(vaience band)承受伸張形變(tensile sfam)。具有較小等效質量(effective mass)，並由施加於閘電極上的電 場所誘發的電子，便會被限制在其第二矽層内，因此即可假定其n通 道MOSFET得以具有較高的動性。
Ishibashi等人的第4,937,204號美國專利中揭示了一種超晶袼，其 中包3整層的或部份層的雙元化合物(binary compound)的半導體層 多層（少於八個單層(monolayer))結構，係交替地以磊晶成長 growth)的方式增長喊。其巾的主電赫動方向健錄超晶格中的 各層平面。 曰Wang等人的第5,357,丨19號美國專利中揭示了 si_Ge的一種短週期 超晶格(short period superiattice)，利用減低超晶格中的合金散佈 scattermg)而達成其較高的動性。依據類似的原理，candeiaria的美國第 5,683,943 s虎專利中揭示了一種具增進動性之m〇sfet，其通道層 5 200807708 (channel layer)包括有石夕之一種合金與第二種物質，此第二種速質係以 能使通道層處於伸張應力(tensile stress)況態下的百分比而於矽晶格之 中替代性地出現。
Tsu的弟5,216,262 5虎美國專利中揭不了一種量子井(q皿他皿weu) 構造，其包含有兩個屏蔽區(barrier region)，以及夾於其間的一薄層的 磊晶長成半導體層。其每一屏蔽區各係由厚度範圍大致在二至六個交 疊SiCVSi之單層所構成。屏蔽區之間另亦夾有矽材質的一段遠為較厚 的段落。 20Q0年9月6日線上發行的應用物理及材料科學及製程(Applied
Physics and Materials Science & Processing) pp. 391 — 402 之中，Tsu 於一 篇題為「矽質奈米構造元件中之現象」（“Phenomena in siiicon nanostructure devices”)的文章之中揭示了矽及氧的一種半導體-原子超 晶格(semiconductor-atomic superlattice，SAS)。此 Si/O 超晶格構造被揭 露是為一種有用的矽量子及發光元件。其中特別揭示了如何製作並測 試一種綠色電輝光二極體(electroluminescence diode)的結構。該二極體 結構中的電流流動方向是垂直的，亦即，垂直於SAS的層面。該文中 所揭示的SAS可以包含由諸如氧原子及c〇分子等的被吸收雜質 (adsorbedspecies)所分離開的半導體層。在氧的此被吸收單層以外所長 成的秒’被描述疋為蟲晶層’並具有相當低的缺陷蜜度density)。 其中的一種SAS結構包含有一個l.l nm厚度的矽質部份，其係約為八 個原子層的矽，而其另一種結構中的矽質部份的厚度則有此厚度的兩 倍。物理評論通訊(Physics Review Letters)，Vol. 89, No· 7 (2002 年 8 月 12日）中，Luq等人所發表的一篇題為「直接間隙發光石夕之化學設計」 (“Chemical Design of Direct-Gap Light-Emitting Silicon”)的文章，更進一 步地討論了 Tsu的發光SAS構造。
Wang，Tsu及Lofgren等人的國際申請公報w〇 02/103,767 A1號案 中揭示了薄石夕及氧，碳，氮，鱗，銻，砷或氳的一種屏蔽建構區塊， 其可以將垂直流經晶格的電流減小超過四個十之次方冪次尺度(f〇ur orders of magnitude)。其絕緣層/屏蔽層可容許在鄰接著絕緣層之處所要 沉積的蠢晶碎層中形成較少的缺陷。
Meats等人的英國專利申請第2,347,520號案中揭示，非週期性光 子能帶間隙構造(aperiodic photonic band-gap，APBG)可應用於電子能帶 200807708 間隙工程(electronic bandgap engineering)之中。特別是，該申請案中揭 示’材料參數(materialparameters)，例如，能帶最小值的位置，等效質 量，等等，皆可加以調節，以便獲致具有所要能帶結構特性的，新的 f週期性材料。其他的參數，諸如導電性(electrical_ductiv办），熱傳 導性(thermal conductivity)及介電係數(dielectric permittivity)或導磁係數 (magnetic permeability)，皆被宣稱亦可能被設計於材料之中。 雖然材料工程領域中已有相當努力，企圖增加半導體元件中電荷 載體的動性，但其巾仍有更大改進的需求。較高的電荷載體動性可以 土進元件的速度及/或減低元件的功率消耗。若有較高的動性，則雖然 兀件持續朝向更小的元件尺度推進，其性能仍得以維持。 【發明内容】 基於如述月景，本發明之一目的即在於提供一種半導體元件，諸 silicon"on"insulato ^ 電何載體動性，以及相關方法。 担及其他目的’特徵及㈣’依據本發_由-半導體元件所 含—底材，相練底材之—絕緣層，以及相鄰於絕緣層 之半導體層。更特定而言，其超晶格通道可包 s複數個隹璺層群組，其每一層群組各包含有界定了一基底 份之複數個堆疊半導體單層以及其上之一能帶 , ίΐΐίΐί 在相祕底半導體部份之—晶體晶格_至少一 而ΪΓ"半導體元件更可包含有在絕__轉之_ 以延二11=極與錄區可以在铸體層上，而超晶格則可 矽 區之至少：中：it間：一閑極亦可覆蓋超晶格，曝麵汲極 L之至v其中之-之上亦可有—接觸層。作 而絕緣層射包含有魏化物。 紐了以包3有 处册此外’超晶格之中可具有—共同能帶結構，並 ^修改層存在時為較高的電荷紐紐 ^ 包含有石夕與鍺之至少;^中之一，且各一基底體挪各可 外，每-能帶修改層可各為—含有氧。此 份可各為少於人解層之厚度。θ予又’且母—基底半導體部 7 200807708 κ格通道更可具有—實f的直接能帶_，且其亦可於一最頂 底1包3有—基解導體蓋層。在—實施例之中，所有的基 層，厚度。依據另—實施例，基底半 炊a a a，、甲之至某些可為不同數目單層之厚度。此外，每一能帶 二9可包3有由，例如，氧，氮，氟及碳-氧所組成之群組中所選 疋之一非半導體。 ㈣之另—要點係細製作半導體元件之—種方法，其包括有 ^成相祕-底材之-絕緣層，與提供相鄰於絕緣層並對置於底材之 —面=超日日格。更特定而言，超晶格可包含複數個堆疊層群組，豆 層群組各包含有界定了—基底半導體部份之複數個堆疊半導體^ 二之—能帶修改層。再者，能帶修改層可包含有被限定在 部土底半V體部份之-晶體晶格内的至少-非轉體單層。該方法 更可包括在絕緣層與超晶格之間提供—半導體層。源極與絲區可被 形成於半導體層上，而超晶格财以延伸·極歧極區之間。一閉 極亦可形成而覆蓋超晶格，而源極與沒極區之至少其巾之—之上亦可 形成，-接觸層。作為實例，底材可以包含树，而絕緣層則可包含 有砍氧化物。底材亦可’例如，包含有鍺。 【實施方式】 配合本發明說明書所附圖式，後面的說明文字段落之中將詳細說 明本發明’而圖式之中所顯示的係為本發明之較佳實施例。不過，本 發明仍可以許錄不!§]_式實地施行，因此本發明之料當然不應 限定於赋情顯权實施例上。減的，此些實施雛是被提供g 使本發明所揭示之發_容更為完整詳盡，並得使習於本技藝者能夠 完全地瞭解本發明之範疇。在本發明的整篇說明文字之中，相同的圖 式參考標號制以標示_或相當的元件，而加撇㈣㈣符號則係用 以標示不同實施例中的類似元件。此外，為了說明清楚起見，各層的 大小尺度或厚度在某些視圖之中可能被誇大。 9 本發明係相關於在原子或分子的位階上控制半導體材料的特性， 以便達成半導體元件性能之增進。jt匕外，本發明亦係有關於性能增進 材料的辮別，創造以及使用，以便將其應用於半導體元件之傳導路徑 8 200807708 之中。 本Ίχ明案申明人所提之理論顯不，本發明此地所揭不描述的某些 超晶格構造，可以減小電荷載體的等效質量，並可由於此種減小而導 致電荷載體的較高動性，但申請人同時聲明本發明之範疇不應限定於 此理論上。本發明所屬技藝領域内的文獻之中，對於等效質量有多種 定義加以描述說明。作為等效質量上之增進的一種量測尺度，申請人 分別為電子及電洞分別使用「導電性反等效質量張量」（“C〇n(JUCtiV^y reciprocal effective mass tensor”）及 Μ/ 的定義： Σ I (V^(k^))f(V^(k^)); ^^n^E^Tld\ M:;(五F，Γ) = ^_ ’ Σ \f{E{Kn\EFJ)d\ E>Ep b.z. 為電子之定義，以及： ---JE_ e<ef B.Z. 則為電洞之定義’其中/係為費米-狄拉克分佈(Fermi-Dirac distribution)，EF為費米能量(Fermi energy)，T為溫度，Ε(Μ)為電子在 對應於波向量k及第η個能帶的狀態之中的能量，下標i及j係指直交 座標X，y及z，積分係在布里羅因區(B.Z·，Brillouinzone)内進行，而 加總則是在電子及電洞的能帶分別高於及低於費米能量的能帶之中進 行。 申請人對導電性反等效質量張量之定義，係使得材料之導電性反 等效質量張量之對應分量中的較大數值者，其導電性的一張量分量 (tensorial component)亦得以較大些。在此申請人再度提起下述理論， 即此地所描述說明之超晶格所設定導電性反等效質量張量之數值，係 可增進材料的導電性質，諸如電荷載體傳輸的典型較佳方向之性質， 不過，同樣地，申請人仍聲明本發明之範疇不應限定於此理論上。適 當張量項數的倒數，在此被稱為是導電性等效質量。換句話說，若要 描述半導體材料構造的特性，則前述電子/電洞的導電性等效質量，以 及在載體預定要傳輸的方向上的計算結果，便可用來分辮出其功效已 有增進的該些材料。 ~ 9 200807708 應用别述方式’可以為了特定目的而選擇具有 材枓。下面配合_丨魏包含有爾本發明之 ;==G=2G °不過，f料賴者將可轉，舰所指明= 細於料不同形態辭導體元件之中，諸如離散元件及/或積 1中所示之S0IM0SFET2G包括有—魏材2卜 絕緣層(即，石夕氧化物）37，以及在絕緣層對置於底材的一才面上的， 夕)i9、^換雜之源極級極延伸區22，23與較濃摻雜的源 =及狐26 ’ 27被形成鮮導體層39之中，如圖所示，而延伸於淡 極/雜延伸區之_—通道區勤超晶格2 Ϊ 與源極/没極接觸32,33疊蓋了源極_區26 • 27，如同習於本技藝者所可理解。 一閘極結構35如圖所示，包括有相鄰於由超晶格25所提供之通 道的-閘極絕緣層36 (例如，石夕氧化物），以及在閘極絕緣層之上的一 閘電f層38 (例如，石夕）。圖示之s〇I M〇SFET 2〇亦被顯示提供有侧壁 隔絕層40, 4卜以及在閘電極層36上的一金屬魏物層％。為清楚說 明起見，穩層37與閘極絕緣層36在圖中係以點線標示。此外，超 晶格25在，自源極/祕植人的摻雜f出現之處的區域係以虛線顯 不。應予“的是，其他的源極级極與__，同樣亦是可 的0 如同習於本技藝者所可以理解的，前述⑽元件之絕緣層37有利 地提供了相鄰於源鋪汲極區26，27之減低的電容，並因而降低了切 換時間，並且，例如，提供了元件較快速賴作。舒注意的是，其 他的材料亦可個作為絕緣層37,諸如玻璃或藍寶石(sapphire)。此外， 底材21及半導體層39可包含其他的半導體材料，諸如鍺。 申請人已分辮出可供SOI MOSFET 2〇之通道區使用的改良材料 或，構。更特定而言，申請人已分辮出一些材料或構造，其能帶 ^中:電子與/或電洞之適當導電性等效„，較之賴對應數值，乃 疋相當低得多。 接著同時參考圖2及3,其中的材料或結構係屬超晶格％的形式， 其構造係在肝或分子的尺度上加以控_，並可以_習知的原子 10 200807708 或分子層沉積的技術(techniques of atomic or molecular layer deposition) 製作形成。超晶格25包括有以堆疊形式安排的多個層組(iayer 45a-45η，由圖2中的示意橫截面圖即可以瞭解其堆疊關係。 超晶格25的每一個層組45a-45η，如圖所示包含有界定了 一個別 基底半導體部份(base semiconductor portion) 46a - 46η的多個堆疊基底 半導體單層(base semiconductor monolayer) 46，以及其上的一個能帶修 改層(energy-band modifying layer) 50。為了說明清楚之故，能帶修改層 50於圖2之中係以雜點加以標示。 曰 圖中之能帶修改層50包含有被限制於其鄰接基底半導體部份的晶 體晶格内的一個非半導體單層(non_semic〇nduct〇r m_layer)。在其他 之實施例之中，多於一個的此種單層亦是可行的。應注意此地所稱之 非半導體或半導體單層，係指單層所使用的材料，若以整體方式形成， 則是為一非半導體或半導體。亦即，諸如半導體的一材料的單一單層， 並不必然會舰若其在-姆為厚的材射以整飾態的方式形 相同的性質，如同習於本技藝者所可以理解的。 申請人再度提起下述理論，但同樣地_請人仍聲明本發明之 不應限定於此理論上，即能帶修改層5〇及其所鄰接之基底半導體部份 46a-46η，會使超晶格25在平行於層面之方向上的電荷載體 此安排者，具有較低的適當導電性等效質量。考慮另一種方式，其中、 導電示，前述之半導體元件，基於較之-般者為低的 其縣電元件而言乃係特別地適合，㈣後面 及 ==方向的傳輸而通過的區域。本發明同樣“^ 圖忖顯示超晶格25包括有頂部層組45n ㈣52。蓋層52亦可包含多個的基底半導體單層杯。蓋; 11 200807708 有2 =()個單層的基底半導體，且最佳應有ι〇至％個單層。 m-vm基底半導體部份46a ~46n:可以包含有由ιν族半導體， a底丰辦II_VI族铸群所^成的雜之帽敎的一個 ίΐί:如同熟習於本技藝者所可以理解的，IV族半導體-詞當 ϊ及; 3:、彻。更特定而言，基底彻可包含，例如田， 鱗iri„改層50可以包含有由諸如氧，氮，說，以及碳- 二，ΪΓ層進行沉積以利製程的進行，而亦得以擁有 2疋性(th— stable)。在其他的實施例之中，如同習於本 半導體亦可為相容於特定半導體製作處理程“ 如，“ϊΐϊΐίίίί物。更特定而言，基底半導體可包含，例 i的Λ，單層—詞在邮應包含單原子e Μ 早刀子層(Smglem〇lecularlayer)。另亦應注意的是，由單原子声 ΪΪΪΞίΪίί改層5〇，亦應包含其層中並未完全填滿所有可“ Γ早層。例如，參考圖3，其中顯示了以石夕作為基底半導體 及以乳作為能帶修改材質的，一種4/1的重覆構造。其中 數的氧的可能位置被佔滿。 在其他的實施例之中及/或在不同的材㈣況之下， ί者解的’其中並不必然是此種半佔滿的特定情況。即3 此^圖中所顯現的，在—献單層之中，氧的個別原子並未沿 面精確地排列，如同習於原子沉積之技藝者所可以理解的情形 -實例一較佳的佔滿範圍是可能氧位置的由約人分之_至二 置被佔據，雖，在某些特定實施僧可能可以應用其他的佔滿數值。 由於矽及氧目前係被廣泛地應用於一般的半導體製程之中， 商因此即得以使用本發明所描述的方式來應用此些材f。原子或= 的/儿積’亦疋為目别所廣泛使用的技術。因此，如同習於本蓺 可以理解同意的，半導體元件即得以立即而方便地朗本發日^揭示 之超晶格25。 在此申請人提出下述理論，但申請人聲明本發明之範 於此理論上，即，就-個超晶格而言，諸如si/0的超晶袼，石ϋ的 12 200807708 帶在翅細㈣共通或 就又斤要的亿·、、占。圖2及3中所顯示的4/1重覆構造， t ΐ^：：ί7.x μ Λ a t賴的石夕而吕具等向性)經計算過的導電性等效質量伟 ί=’ =向上的4/1 Si0超晶格則為。_12，其結果， 4/i Si/0f 方面崎算所得結果，大範_的數值為0.36， 4/1 Si/ο超晶袼則為αΐ6，兩者比例為〇·44。 在直方;Γΐ上的特性對某些轉體元件而言可能有利，但 二=對習，技藝者而言，電子及電洞兩動 好處。θ 3'U種電賴體動性的增加，亦皆可能有其 超低導雜_量，可能要比非 子及電、、同雨去 ％ 、一刀之一之值還來得低，且此情形就電 皆然。當然，超晶格25其中更亦可以包含至少一種 f _duetivity dGpant)，如同f於本祕者所可以理 25,參H接著描述依據本發明具有不同性質的超晶格 H i列。在此實施例之中，其重覆模式是為則/1。更特定 “半份46a’具有三個單層，而第二最底層的 則有五個單層。此種組合赋在整個超晶格25, 7 Γ:的此種超晶格25,而言，其電荷載體動性:增S各is 二2 。圖4之中在此未特別提及的其他構造部份係與前 述圖2中所时淪者類似，故在此不再重覆討論。 件實施例之中’超晶格的所有基底半導體部份，其厚度 目單層疊合的厚度。在其他的實施例之中，超晶格的至 導，'其厚度可能是為獨數目單層疊合之厚度。 =為的=層=度所有基底半導麵儒則可能 j5A-5C 顯示顧密度功紐論(Density Funetk>nai The^ dft) 所计异的能讀造。本技藝中所廣為習知的是，耐通常偏向於低估 13 200807708 能帶間隙的絕對值。因此間隙以上的所有能帶皆可利用適當的「剪刀 形更正」（“scissors COITecti〇n”)加以偏移。不過，能帶的形狀則是公認 遠較為可靠。縱軸的能帶尺度應在此等認知之下加以考量。 圖5A為習知技藝中之整體區塊石夕㈣说siiicon，實線表示)以及圖 1中所顯示之4/1 Si/O超晶格(虛線），兩者由迦碼點(G)之處計算得之能 帶構造之曲線圖^。其中之方向係指4/1 si/〇結構之單位晶元(unit cdl) 而非Si的一般單位晶元，雖然圖中其(001)之方向係與Si之一般單位晶 元的(001)方向符合，並因而顯示了 Si傳導能帶最小值的期待位置。圖 中的(100)及(010)方向係與Si之—般單位晶元的(no)及(]10)方向符 合。習於本技藝者可以理解，圖中Si之能帶係以摺合方向顯示，以便 在4/1 Si/O構4的適當反晶格方向(recipr〇cai 池沈加仍)上表現出 來。 少圖中可以見到，與區塊矽相較之下，4/1 Si/O構造傳導能帶最小值 係位於迦碼點(G)之處，而其鍵結能帶的最小值則是出現在轉)方向 上’布里羅因區的邊緣，稱之為z點之處。另亦可以注意到
，4/1 Si/O 構w的傳導能帶最小值之醉，肖Si的傳導能帶最小值醇比較之 下，其較大的醉，係起·額外氧層引人了擾亂所造成的能帶分離 之故。 綠、圖5B為習知技藝中之整體區塊石夕(實線)以及4/1 Si/O超晶格25(虚 者由Z點之處計算得之能帶構造之曲線®。此财所顯示的是 ()方向上鍵結能帶之增加的曲率。 Μ知技藝中之整體區塊⑨(實線)以及® 4巾所顯示之 ^ ι〇超晶格25’（虛線），兩者由迦碼及z點之處計算得之能帶榍 線圖。由於5/1/3/1 Si/O構造的對雛，在(励)及(麵)方向上封 的能帶結構是相當的。·，在平行於各層的平面之内，亦即， 於(GGi)的堆$方向上，導雜等效質量及祕，可關期是等 ^曰“注意到在571/3/1 si/o的實例之中，傳導能帶最小值及鍵結能 朮取大值兩者皆位於或近於z點之處。 料的增？是為等效質量減小的-個指標’但經由導電性反 珠人4里二里的計异，仍可以進行適當的比較及判別。此使得本案申 :同翌』ΐΐ’5/1/3/1的超晶格25,實質上應是為直接的能帶間隙。 ° :本技云者所可以理解的，可供光學轉移(opticaltransition)的適 14 200807708 另一^^^matrix elem㈣乃疋直接關接能㈣隙行糊之區別的 ^在同時參考圖6A_6C，以下將說明製作s〇i 別 例，° 半導體(例如’罐材6H_始。作為實 圓2ί、，雖指向，淡換㈣型或N型單晶石夕八射晶 石夕層152 用。依據此一實例，一基底未換雜 ^ 152被^曰形成於底材61的整個上表面之上。在某些 :j I52可包財狀了超晶格Μ之—蓋層基半 層46，超晶格接著再形成於其上。應予注意的是，此 =式相，次序而建構’此乃因當與s〇I底材21結合時^ f 翻」過來，如同以下所將說明者。 /、曰 可理棚軒航躺被沉積，如嗎於本技藝者所 於ϊίίί 成的該些區域，而不是涵蓋整個的底材6卜如同習 ;本技》者所可理解。此外，並非所有實施例中 亦係被形成於超晶格25之上，且此層最佳者應為祕雜或 部份或完全空乏的元件，層39的•厚度應要適恰， 2疋。在形成上述各層之後，平坦化可視需要而應用，以 達成所為厚度及表面特性。 接續於層39形狀後，底材61㈣離子(例如，氫離子)加以植入， =6^中朝刊旨向的箭辆親的，以在第—紐中形成—個分離 ^工括刀離層60係大致平行於底材61的上表面，並且是位在對應於 離子植入的平均穿透深度的一個位置上，如同習於本技藝者所可理 解。^入能量被敎以在完成之元件2G之帽得 及適當的蓋層厚度。 ,絕緣層37係形成於一第二底材21之上，其可為與前述底材&相 類似其應用了傳統的半導體製程技術。雖然圖6A巾所顯示的是邊靠 邊的安排’但應注意的是，底材21及61並不一定需要同時予以處理。 底材61並接著即被倒翻過來，而層39則如圖6B所顯示的被黏結 至絕緣層37。-旦黏結之後，便可進行一次熱循環，以使第一底材61 在分離層+60之處裂開並分離，如同習於本技藝者所可理解。分離的底 材61接著便可棄除，而底材21則變成元件2〇的基底底材。 15 200807708
Moiit氧/1 物36，閉電極38，以及隔絕層40，41形成之後，S01 先ΪΞ i圖6C之中。更特定而言，—層咖氧化物36 先被積，/、雜執彳了複沉積，雜，以及蝴的步驟。複沉積待指 在^化物上(其因此而形成多晶材料)的低魏學氣 L知上步驟包含以奸或As進行推雜以使其導電，而該層可為， 例如，約250 nm的厚度。 ^此外，成像的步驟可以包括執行一光阻旋塗，烘烤，曝光(即，一 从光阻之麟。通f，細象會__另—層(氧化 目f，其在_步驟之中是作為侧遮罩之用。_的步驟典 針雜⑽如，侧雜氧化物要快上十倍)的電漿姓刻 。，乾钱刻）’並將微影圖像轉移進入所要的材料之中。側壁隔 絕層40 ’ 41可在閘極堆疊成像之後才形成，如同習於本技藝者$理 解。 衣 μ一旦閑極35及側壁隔絕層40，41形成，其便可被利用作為侧 遮罩，以將超晶格25材料以及底材21其中源極與汲極所將要形成之 區域中底材21的某些部份移除，如同f於本技藝者所可理解。如同由 圖1中所可見到者，此步驟形成了超晶格25其下石夕層39的下墊部份。 超晶格25材料可利用與前述閘極35相似之方式進行蝕刻。不過， 應要;主思的疋，因為有非半導體，例如，氧，存在於超晶格％之中， 超晶格仍可利用為氧化物而非矽所配製的蝕刻劑來進行蝕刻。當然， 某種給定作法的適當蝕刻方式會依超晶格25及底材21所使用的=構 及材料而有所變動，如同習於本技藝者所可理解。 淡推雜源極及汲極(“LDD，” lightly-doped source and drain)延伸 22 ’ 23，利用n型或p型的LDD植入，回火，以及清洗即可形成。在 LDD植入之後，可能可以使用一次回火步驟，但依特定製程而定，其 亦了能可以省略。清洗的步驟是為一次化學蝕刻，其係用以在沉積一 層氧化物層之前移除金屬及有機物。應注意的是，當源極與汲極區被 說是已形成於半導體層39之「上」時，此係表示其包含了半導體層之 中的植入以及升起的源極/汲極區，其可以形成於半導體層的頂上，如 同習於本技藝者所可理解。 要形成原極與汲極26,27之植入，需沉積一 si〇2遮罩並進行回蝕。 N型或P型離子植入被用來形成源極與没極區26，27。此結構接著再 16 200807708 予回火並清洗。接著可以執行自動對準金屬石夕化物的成形以形 矽化物層30，31及34，而源極/汲極接觸32，33亦被形成以提供圖i 所顯不的最終轉體元件2〇。金射化物的形成亦f知為金屬秒化 化(salicidation)。金屬石夕化物化製程包括金屬的沉積(例如 火，金屬姓刻，以及^ —第二次的回火。 ；； 當然，前面說明僅是本發明所可能使用的一種製程及元件 例子，習於本技藝者將可瞭解其應用並將之使用在許多其他 件之中。在其他的餘及元件之中，本發明之結構可以在_ 部，或實質上在其整個晶圓之上形成。此外，在某些實施例之中，、來 成超晶格25時，原子層沉積工具的使用可能並不必要。例如，/ 可能可以在相容於單層之控獅製程條件之下，糊—^ 成’如同習於本技藝者所可理解。 /、 ' μ應i意的是，mosfet料的其他元件亦可依據本發明而製作。 =一貝例，以上所說明之技術而可製作的-種型式的底材上絕 ϊΐί^ΐ：；1^蜂嫩⑽。綱齡底材上絕 姐-本技藝者在瞭解了本餘前述割文字及關·述的發明 2内谷的情況之下，當可推知瞭解針對本發_許多修改變動以及 二他不同的實施例作法。因此，應予瞭解 【圖式簡單'^明1 發‘半導體元件之纖面示意圖。 ^ 3之立體圖顯示圖i中超晶格之—部份 圖為可顧於圖1之元件之超晶 ^各^一實施例之大比例放 曰曰 圖 圖為習知技藝中之整體區塊矽以及圖1 —3中所顯干之4/1 Si/O# 晶格，兩者由z點^—3中所顯示之4/1，超 17 200807708 晶格，兩者由迦碼及z點之處計算得之能帶構造之曲線圖。 圖6A-6C為一系列示意橫截面圖，其說明製作圖1半導體元件之一方 法0 【主要元件符號說明】 20 MOSFET元件 21 > 61 底材/層 22 源極 23 沒極延伸區 25、25， 超晶格 26 源極 27 没極區 30 源極 31 沒極金屬石夕化物層 32 源極 33 汲極接觸 34 金屬矽化物層 35 閘極 36 閘極絕緣層/閘電極層 37 絕緣層 38 閘電極 39 半導體層 40、41 側壁隔絕層 45η 頂部層組 45a-45n 層組 46 半導體單層 46a’、46b’ 、46a-46n基底半導體部份 50、50， 能帶修改層 52、52， 蓋層 60 分離層 152 層 18

Claims (1)

  1. 200807708 鴯 十、申請專利範圍： L 一半導體元件，包含： 一底材； 相鄰於該底材之一絕緣層； ，鄰於該絕緣層對置於該底材之一面的一半導體層； 在該半導體層上之源極與汲極區； 通道之-超半導體層並延伸於該源極與汲極區之間以界定一 覆盖該超晶格之一閘極； 人右Μτΐϊί3道包含複數個堆疊層群組，其每—層群組各包 lid ;基底半¥體部份之複數個堆疊半導體單層以及其上之- 體晶格_ ϊβΐίίΐίί被限定在挪基鮮導體部份之一晶 極與廳1至;思=以觸導層體元件，其更包含有在該源 石夕，且其巾該絕半導體元件，其帽紐包含有 具有-共同能帶1^利補項1之半導體元件，其中該超晶格之中 體部份各包含有&專和範圍㉟1之半導體元件，射每-基底半導， 體部份各包含有專利關们之半導體元件，其中每-基底半導 層各包含有^。^專利範圍項1之半導體藉，其中每-能帶修改 層各為-單-單層圍項1之半導體元件，其中每-能帶修改 19 200807708 體部份各為之半導體元件’其中每一基底半導 有-實1之轉體元件，其中該超晶格更具 底轉體部&導體元件’其巾财的該些基 層各包含有i5氧申I：’S圍^ ㈣ί义ίί—之：，包含： 相鄰於絕緣層—超㉟格，並將半導體層定置在 形成覆盖超晶格之一閘極；鱼 延伸而界定^iff轉體層上之源極與祕區，以便超晶格在其間 ίίί7,；ίί^^ 體 格内的至;ΐ^ίίί；被蚊細底半導 體部份之一 17·申請專利範圍項16之方法，甘苗^人y 汲極區之至少其中之一之上的一接觸層。套其更包含形成在源極與 ., I8·申請專利範圍項16之方法，盆击a 其中絕緣層包含有矽氧化物。 々泛其中底材包含有矽，且 19.申凊專利範圍項16之方味甘山丄 共同能帶結構。 / ’/、中超晶格之中具有一 20 200807708 份各包含树。巾m專利細項16之方法，其中每-基底半導體部 份各包含有_β月專利祀圍項16之方法’其中每-基底半導體部 包含有氧。23.巾轉利祕項16之方法，其巾每-能帶修改層各 為nm專利範圍項16之方法，其中每-能帶修改層各 份各為少;16之綠，料每—基底半導體部 質的直接能請專利範圍項16之方法，其中超晶格更具有一實 -最頂上層更包含有在 導體部份皆為8相之方法’其中所有的該些基底半 a人士 〃30·帽專利範圍項16之方法，其中每一能帶修改層各 i a有由氧，氮，氟及碳-氧所組成之群組中所選定之一非半導體。 21
TW96115986A 2006-05-05 2007-05-04 Semiconductor device having a semiconductor-on-insulator configuration and a superlattice and associated methods TW200807708A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/381,835 US7586116B2 (en) 2003-06-26 2006-05-05 Semiconductor device having a semiconductor-on-insulator configuration and a superlattice
US11/381,850 US20060243964A1 (en) 2003-06-26 2006-05-05 Method for making a semiconductor device having a semiconductor-on-insulator configuration and a superlattice

Publications (1)

Publication Number Publication Date
TW200807708A true TW200807708A (en) 2008-02-01

Family

ID=38521099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96115986A TW200807708A (en) 2006-05-05 2007-05-04 Semiconductor device having a semiconductor-on-insulator configuration and a superlattice and associated methods

Country Status (6)

Country Link
EP (1) EP2016621A1 (zh)
JP (1) JP2009536464A (zh)
AU (1) AU2007247955A1 (zh)
CA (1) CA2650489A1 (zh)
TW (1) TW200807708A (zh)
WO (1) WO2007131119A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241197A (en) * 1989-01-25 1993-08-31 Hitachi, Ltd. Transistor provided with strained germanium layer
US7351993B2 (en) * 2000-08-08 2008-04-01 Translucent Photonics, Inc. Rare earth-oxides, rare earth-nitrides, rare earth-phosphides and ternary alloys with silicon
US6410371B1 (en) * 2001-02-26 2002-06-25 Advanced Micro Devices, Inc. Method of fabrication of semiconductor-on-insulator (SOI) wafer having a Si/SiGe/Si active layer
JP2002314089A (ja) * 2001-04-16 2002-10-25 Matsushita Electric Ind Co Ltd 半導体装置
US6830964B1 (en) * 2003-06-26 2004-12-14 Rj Mears, Llc Method for making semiconductor device including band-engineered superlattice
WO2005018005A1 (en) * 2003-06-26 2005-02-24 Rj Mears, Llc Semiconductor device including mosfet having band-engineered superlattice
US7029964B2 (en) * 2003-11-13 2006-04-18 International Business Machines Corporation Method of manufacturing a strained silicon on a SiGe on SOI substrate
US7247546B2 (en) * 2004-08-05 2007-07-24 International Business Machines Corporation Method of forming strained silicon materials with improved thermal conductivity

Also Published As

Publication number Publication date
AU2007247955A1 (en) 2007-11-15
JP2009536464A (ja) 2009-10-08
WO2007131119A1 (en) 2007-11-15
CA2650489A1 (en) 2007-11-15
EP2016621A1 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
TWI304262B (en) Semiconductor device including a superlattice having at least one group of substantially undoped layers
CN110998843B (zh) 具有含超晶格的凹陷的沟道阵列晶体管（rcat）的半导体器件及相关方法
TWI385753B (zh) 利用淺溝隔絕（ｓｔｉ）成形及接續之無遮罩超晶格沉積而製作包括有ｓｔｉ區半導體元件之方法及其相關構造
TWI543362B (zh) 包含超晶格貫穿中止層之垂直式半導體元件及其相關方法
TWI722398B (zh) 包含具有超晶格之改良接觸結構之半導體元件及相關方法
CN104051502B (zh) 通过阳极化形成具有介质隔离的体SiGe鳍片
TWI297530B (en) Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction
TWI269441B (en) Multiple gate MOSFET structure with strained Si Fin body
TWI624004B (zh) 包含超晶格空乏層堆疊之半導體元件及其相關方法
TW201203382A (en) A p-FET with a strained nanowire channel and embedded SiGe source and drain stressors
TWI281248B (en) FET channel having a strained lattice structure along multiple surfaces
TWI253752B (en) Strained-channel semiconductor structure and method of fabricating the same
TWI242232B (en) Semiconductor substrate, semiconductor device, and method of manufacturing the same
JP4918355B2 (ja) バンド設計超格子を有する半導体装置
CN103871896B (zh) 半导体结构和制造方法
TWI761725B (zh) 具有包含用於限制摻雜物之氧插入層之金屬半導體接點的半導體元件及相關方法
TWI270146B (en) Semiconductor-on-insulator (SOI) strained active areas
TW200837950A (en) Semiconductor device with a vertical MOSFET including a superlattice and related methods
JP2008547241A (ja) 堆積途中でアニーリングを行うことによってバンドが設計された超格子を有する半導体素子の作製方法
TW200810107A (en) High performance 3D FET structures, and methods for forming the same using preferential crystallographic etching
JP6613483B2 (ja) 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造
TW200822235A (en) Method for forming a strained channel in a semiconductor device
CN106716621A (zh) 用于制造包括应变状态不同的晶体管沟道的半导体层的方法以及相关的半导体层
CN106024882A (zh) 双宽度鳍式场效应晶体管
TWI362076B (en) Semiconductor structure and method for forming a semiconductor device