TW200805492A - Low-temperature dielectric formation for devices with strained germanium-containing channels - Google Patents

Low-temperature dielectric formation for devices with strained germanium-containing channels Download PDF

Info

Publication number
TW200805492A
TW200805492A TW096110743A TW96110743A TW200805492A TW 200805492 A TW200805492 A TW 200805492A TW 096110743 A TW096110743 A TW 096110743A TW 96110743 A TW96110743 A TW 96110743A TW 200805492 A TW200805492 A TW 200805492A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
strained
forming
semiconductor device
Prior art date
Application number
TW096110743A
Other languages
English (en)
Other versions
TWI377619B (en
Inventor
Gerrit J Leusink
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200805492A publication Critical patent/TW200805492A/zh
Application granted granted Critical
Publication of TWI377619B publication Critical patent/TWI377619B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers

Description

200805492 九、發明說明： 【發明所屬之技術領域】 本發明矽關於半導體處理及包含含Si介電層覆蓋在含鐵錄 通道上的半導體裝置。 .滅 【先前技術】 ^半導體裝置中，受應變鍺（S-Ge)層、受應變矽（s、Si)層、 及=應變矽鍺（s-SiGe)層是未來十分被看好的電晶體通道材料。 像是金屬氧化物半導體場效電晶體（MOSFET)的裝置和使用羽 知的（沒有應變）基板所製造的裝置比起來，已經經 给展 增進的裝置性能。可能雜能改善不但包括裝置驅動電^: =電^肖耗，也包括不用犧牲電路速度職增 杯!絲’歷層的形成是當這闕在結晶制形成的基 ΐΐ時’應變被引發的結果，結晶材料的晶格常數大於咬是
Ts^!#t〇G^ Si 的。在-°抓由f的晶格常數和它的Ge濃度是線性相關 π &日# ^中，匕S 5〇% Ge原子的SiGe合金的晶格常數大約比 Si的晶格常數大⑽倍。 甲数人、、0比 +搞中’覆1在通道上的材料為—閘介電材料，且-閘 作為閘介電層，歧結合 以:層右rsi介電層相比以 ^丨电材科具有惡劣的介面特性 ^^ 下、通道材料之上會插人極_氧化含Sl面="。"⑨材抖之 層化的沿層達到_的電特二行的含Si介電 目前，需要的形成方法通ff要高溫氧化製程。 心上的基板，例如靴或更高溫的基板。此高 200805492 ^ 土板會造成的缺陷，歸因於在含應變(：^通道材料（例如^^和 iGe)中，至少部分應變鬆弛、及/或含應變Ge層的部分氧化。 ^進-步，既然極薄的氧化si層可以只有幾層單—層厚，在習知 :在氧化si層之下的含應變咖 【發明内容】 * 土，Ϊ班本發明的一個實施態樣是為了最小化有關含應變Ge的 方法或衣置的上述任何一個及/或其他問題。 ρΪ發—個目岐提供德介電職餘，可喊少在含 ^知^漿損的害乳化及應變鬆弛’且不具有對於底下的應變仏層 来二?ϋ ΐ他的目的可讀林發_實施_達成，為了 的,(例如Si〇2、賴、或是SiN介電層），本發明 應變Ge機贼置職溫電»程。含 70(TcG板、^丨^⑽。電漿製程使用軟電漿及溫度低於 因此’根據本發明的一實施例，此 應變 層上的-含Sl介電層，其中，含Si介=曰層:形田成在含應變Ge 變〇e層上的Si層於基板峨於冒c = 成在= 6 200805492 夠取小化底下含應變Ge層中的氧庫 以，含在含Si介電層上的一閉電極層T半導體裝置可 一咼k層及在高k層上的一閘電極層:一疋3 Sl介電層上的 【實施方式】 本發明之實施例提供具有極薄含士 .材料上的高性能裝置的形成方法。舉例而^層^；成f含應變Ge 層。根據本發明之一實施例，含 ^ 2 乂作為面際 .是SiN，或是:M：组人。 电曰了匕括Si〇2、SiON、或
根據本發明之—音始也丨，1 A
含應變Ge層的半導體壯到圖1以既略地顯示形成具有 中，其技^ =體衣置的處理步驟的裝置橫剖面圖。圖1A #更大的基板。在一例中，基板可以是》型Si基 板m㈣之一實施例，基板1〇〇可以包含siGe緩衝層。土 声可^ G示ίίΐ100之上形成含應變㈣1〇2。含應變^ f xme層或是一秘〜層，其中χ是沿原子的部分，而 全，盆中部分。此處所說的「脱」指的就是秘〜合 Q: /、 α1 = 1βΧ<1。例示性的 SixGei_x合金包括 SiaiGea9、 i〇.2^e〇.8 ^ la3Ge〇j . si0>4Ge0.6 > Si〇.5Ge〇.5 > Si〇.6Ge〇.4 ^ Si〇.7Ge〇.3 ^ - =Μ、及Sl〇9Ge〇i。含應變&層搬能夠具有，例如，在大 、、勺大約2〇Ilm之間的厚度’或是在大約5nm及大約10ran 之I、旱度。在一例中，含應變〇6層102可以為一壓縮應變的
Ge k，或為沉積在鬆弛的SiQ5Ge⑽緩衝層上的一伸展應變的 SixGei_x (χ>〇·5)層。 圖1C顯示形成在基板1〇〇上的含應變（^層1〇2之上的別 層104 Si層1〇4能夠’例如，具有在大約Q 3nm及大約2nm之 7 200805492 間的厚度’或是在大約〇.5nm及大約1·之間的严声 的，，或是沉積步驟的條件，_ 取決於Si 形、或疋非晶形。根據本發明 、、口日日乂、多晶 展應變的Si層〇 .林月之貝關，Sl層104可以為-伸 的基板100的溫度低於wc時，暴露圖lc中 暴露可輯如^55之介電層1G4a。軟電漿 系統加以實施i線電漿源的電襞處理 ㈣，△十Lr處可使用具有低電子能量、及高密声的 氧^中之含Si介電層1G4a，而且實際上; ;322的含應變&層1G2°已經考慮過介電形成‘ 考ίίΐΐ個Si層104的垂直厚度的情況，但是ϋ 、有乳化或是氮化&層1G4的部分垂直厚度的情況。= 组成技勢者當可輕易了解’含si介電層购中的元i 太細杰=w自始至終一致，但能用垂直的組成剖面圖來代秩美 t之1二®： H電層1<)4a可以具有在大_邮及大約2 拍祕^子度，或疋在大約a5nm及大約lnm之間的厚度。 =本發明之一實施例，含沿介電層廟&可以為一含有沿 ^ ^化物層、一含有沿、〇、N的氮氧化物層，或是含有犯 ^為- ίΐΐί ο根據本發明之一實施例，含^介電層馳可 以為-乳化物層，例如叫層，其中χ^2。在一例中 & ^▲。·^^。根據本發明另—實胁卜含別介電層10^ 八命^一 Sl〇x層，其中1<x<2。根據本發明另一實施例，含Si ;1.電層1〇4a可以為一氮氧化物層，例如SiOxNy層。在一例中， S^OxNy層可以包括0<⑸及〇<yg〇 25。根據本發明更另一實 2例。含&介電層l〇4a可以為一 SixNy層。啊層的組成可以包 x= ’及y$4 ’舉例而言，完全被氮化的一 SbN4層。簡言之， 電層KHa可以包含Si〇x、聊外、或叫介電層，或是 ”、、、。&。此處所使用的介電層會各自被指明為是別〇2、si〇N、或 8 200805492 是SiN介電層。 在裝置中，介於Si〇2、Si〇N、或是_八+ 口傅、、先上看來402介電層具有比Si /生舉例而 糾咖和SlN介電層比起Si〇2介電層，之電特性， 壁，並具有較高之介電常數，藉此，在減好之擴散障 的代價之下，能增加閘堆疊的整體介電中的電子移動率 根據本發明之一實施例，圖2A和 變仏層的半導體裝置的橫剖面圖。在圖2=圖=不f有含應 面ίΓ未顯示M〇SFET20、30的源極和没極圖2=的= Si)丨電層l〇4a上含有閘電極層廳、及氧化物° =在3
20橫剖面圖。 祕物二隙110的MOSFET 雷顯示腦财3G的橫剖面圖，聰FET 3G在含Si介 十二馬^之上具有^介電層1〇8、在高k介電層108上呈有閘 、及氧化物空隙11Q。高k介電層⑽可以，例如1 3至屬乳化物或是金屬石夕化物，包括τ%〇5、Ή〇2、、、 Y2〇3、HfSi〇x、Hf02、Zr〇2、ZrSiOx、TaSi〇x、Sr〇x、SrSi〇x、La〇3、
LaSi〇x、Y〇x、YSi〇x、或是其中二者或更多之組合。高k介電x層 108的厚度可以，例如，介於大約2nm到大約2〇nm之間， 可以是大約4nm。 又 閘電極層106可以，例如大約是1〇 nm厚，且可以包含聚合 Si、金屬、或是含金屬材料，包括w、WN、wSix、A卜Mo、Ta"、
TaN、TaSiN、HfN、HfSiN、Ή、TiN、TiSiN、Mo、MoN、Re、
Pt或是Ru 〇 圖3為根據本發明之一實施例，形成具有含應變〇6層的半導 體裝置製程流程圖。參照圖1及圖3，製程300包括：在步驟302 中’在真空處理工具中設置基板1〇〇。根據本發明之一實施例，真 空處理工具可以是圖4所示之真空處理工具400。 步驟304中，在基板1〇〇上沉積含應變Ge層1〇2。含應變 9 200805492
Ge層102可以，例如，藉由使用反應氣體混和物的化學氣相沉積 (CVD)法來形成。反應氣體混和物包含含si氣體，例如甲石夕燒 (SiH4 )、乙矽烷（Si2H6 )、二氯矽烷（SiCl2H2 )、六氯矽烷（Si2Cl6)、 及含鍺氣體，例如四氫化鍺（GeH4)。應變&層1〇2可以，例如， 在基板溫度低於7〇〇t：之下，使用包含GeH4的反應氣體來進行 CVD法而形成。或是，含應變Ge層102可以用物理氣相沉積 (PVD)法來形成。 在步驟306中，.在含應變&層102之上形成一別層1〇4。& 層104可以，例如，在基板溫度低於70〇。(：之下，藉由使用含有石夕 的，體，例如卿、_6,〇此、或是8沿6的反應氣體的CVD 法來形成。 含f變Ge層102及Si層1〇4能夠，例如，沉積在處理大約 m抑口，更乂基板（晶圓）的批次處理系統中。或是，可以利用一 其5二Γ處理系統。基板可以是任何尺寸’例如，可以是200麵 ί i 基板、或是更大的基板。沉積含應變&層撤及 口 <理條件可以包含處理室的氣壓要少於大約100Torr。 ，在一批次處理系統中，處理室氣壓可以少於大約1 李續中：:約0.3Torr。只為了更進一步舉例，在單一晶圓處理 並桿題A H 號’代理銳第哪德號， 為參考。圖3潯版」，其全部内容在此合併作 "T Cj 3的貝施例頒不含應變Ge声 h ^ 〇. ^ ^ _ 但本發明巾財需要真正軸這些層二:'、”層的形成’ 層，可以減少這些層;刖先在真空處理工具中形成這些 根據本發明之另一實施例， 含應變Ge私基板上的基板 理工具中設置包含 絲層於軟錢巾，以形成含Si 上形絲層;及暴 ;丨电層。在—例中，藉由把基板 200805492 工具所形成的在含應‘變Ge層上的任何含 =乳，物’可以在含應變Ge層上形成S1層之前，在直工 柯I’ti—例中，既然含&氧化物在適當溫度ΐΐ以是揮 i實丄，Ge層的含Ge氧化物部分的移除係藉由退火製程 根據本發明更另一實施例，可於真空處 f扣層於基板上，且在含應變Ge層^有心m含t ，電漿前，移除任何藉由把基板從空氣運送到直卜空於 成的Si層上的原有氧化物。在一例中，蕤卜與$二而形 (COR)製程，實施原有氧化物的 曰=匕=除 之引:略軸在Sl層上的任何原有氧化物層的移除。 含Ge薄^的景部分，f知的賴氧化製程會損害底下的 密度’或是需要很長的暴露時 ^,e)、=水 一=恭路於㈣、度（低Te)電漿1〇 者為 l 2以提# Si層氧化及/或是氮化 低 含有狹辭自域賴關精由 5所示之電聚處理系統，係以可才在以^ ’如圖5。圖 低電子溫度、及介於大約1χΐΓ)1()/—在大为0.5eV到大約6eV的 公分之間的高電_3料，^方，到大約5xlQl2/每立方 含應變&層102上^際上可造成覆蓋在 更進一步，氧化製程可以避免化物及/或氮化物。 氧化及應變鬆弛。 减》底下含應變Ge層102中的 根據本發明之一實施例，Si層谢被氧化，以從包含〇2、或 200805492 ，〇 ’及惰性氣體，例如Ar、Kr、He、或是Xe的電漿活化處理 氣胜形成氧化層。〇2、或H2〇氣體的流動速度在sccm到5⑻ seem之間，而惰性氣體的流動速度在5〇〇 sccm到2⑻〇 sccm之間。 處理室中的氣壓介於20 mTorr到2000 mTorr之間。基板的溫度可 以維持在低於700。(：，或是介於大約2〇〇。(：到大約500°C。在一例 中，基板的溫度維持在大約500。〇。 根據本發明之另一實施例，Si層1〇4被氧化，以從包含n2、 〇2的電漿活化處理氣體形成氮氧化物層，並選擇性的包含惰性氣 體’例如Ar、Kr、He、或是Xe。n2、〇2的氣體流動速度介於1〇 sccm及50〇sccm之間，且惰性氣體的流動速度介M5()〇sccm& 2000 sccm之間。處理室中的氣壓可以介於2〇到2〇〇〇汀 之間基板的/^度可以維持在低於7⑻。c，例如，在大約2〇〇。(^ 2 WC，。在-例中，基板的溫度維“ 本，明之另一貫施例，處理氣體可以包含N〇、n〇2、或是N2〇， 或疋其組合，以及選擇性的惰性氣體。 根據本發明又另一實施例，沿層1〇4被氮化，以從包含 及選擇性的惰性氣體，例如ΑΓ、&、He、或是Xe的電漿 ^匕處理氣體形成氮化物層。％氣體的流動速度介於1() _到 „SCCt之間，惰性氣體的流動速度介於500 sccm到2000 sccm 以壓介於2〇 ·到2〇00阶〇订之間。基板的溫 t=c2〇〇°C到大約之間。在—例中，基板的溫度維^ 更另Γ實施例，别層104被氧化及氮化，以在連 氧化物層。舉例而言，在Si〇2層暴露於包 令〇㈣將H i本發之另一實施例，在SiN層暴露於包 處理2氣^水杰ςΊ^里虱體之前’首先可以從包含〇2的電聚活化 处既肢开。這兩個步驟可以在同樣的處理系統中實施， 200805492 以減少基板的污染，並增力口吝·曰 的處理系統中實施，每個3這兩個步驟也可以在不同 個。上述用來形成氧化芦Lf、、先各貫施兩個步驟中的其中一 步驟處理，以形成氮^層聽層的處理條件可以被用來實施二 置的，概略地顯示用來形成半導體裝 處理系統430到460真^=ί I00包含基減入室楊、撒、 、 自動轉換糸統470、及控制器480。 .:·至、420是用來轉換基板到真空處理工呈400之 • 中，以便處理，並在處理之後把美 j；老工处里工具4ϋϋ之 真空處理工具正常來4t出真空處理工具4〇〇。既然 是絲二下二基板^室·、 基板載入室·、鮮^自的絲。如目4所示， 2 ”载室410、420和處理系統430到460之門的 ΐίο/τ ^系,統，能夠，例如，在真空條件之下（例3 約1〇fmT〇订或更少）被惰性氣體（例如Ar)清洗。 大 處理系統430可以用來抽氣及/或先 =置於姆社㈣0基板 .抽氣可以，例如，在有惰性氣體（例如Ar) 力到介於靴到·。c之間的溫度來實施。預， 電聚清潔’以從基板的表面移除任购^ 處理系統440可以用來在基板上以CVD法、pv 積法ULD)沉積含應變⑽（例如:或是 更進-步，處理系統可以在沉積含應變分層之前其=)。 沉積SiGe緩衝層。SiGe、緩衝層可以是厚的鬆他的siGe > j上 糸統450可以用來在含應變Ge層上形成別層。，曰，理 440可以用來沉積含應變Ge層及&層。處理系统 ^里，統 &層於軟電漿中’形成含Si介電層。根據本發g月之一露 理系統460可以是包含狹缝平面天線的電襞處理系統，如I歹1 ’處 … 圃5 〇或 13 200805492 疋’絶理糸統460可以是任何能夠形成具有低電子溫度的軟電漿 的電衆處理系，。儘管未顯示於圖中，真空處理工具彻也可以 包含基板對，純、朗來冷卻處理過的基_冷卻系統。 在處ί里系統43〇中的抽氣及/或預先清潔之後，以自動轉換系 統運送基板到處理系統44〇，以沉積含應變&層。接下來’，、 以^動轉換系統47〇運送基板到處理系、统45〇，以在含應變⑶層 上沉積Si層。接著，以自動轉換系統47〇運送基板到處理系統 46〇，以暴露Si層於軟電漿中，因此，真空處理工具4⑽容許在 ^3〇M〇8時，及實施步驟3〇2一3〇8之間，不用暴露於空氣中 就成f圖3的處理步驟3G2-3G8。如此可形成在不同層之間的介 面具有良好控制的乾淨材料層。儘管未顯示於圖中，真空處理工 ill可以包含或疋真空連結額外的處理系統，以在步驟308的 琶水地理之後’更進-步處理基板。例如，—或更多個處 可以用來沉制電極層及高k層。 w $處理工具400可以藉由控制器48〇來控制。控制器48〇 =麵a於基板載入室410、420、處理系統43〇到、及自動 ΪΤ4〇Γ 480 /、400中的基板轉換、及在處理系統43〇到46〇中實施的基板 中iSLIf例中丄控制器480 ·藉著儲存於控制器記 、目♦ t式絲式化’叫施本剌實關的處理、及任何有 电路、私式化的普通用途電腦，例如
TeXas 所得之 DELL 舰⑶職 w〇rkstati〇n n，us ιη， 的例’圖5概略地顯示包含狹縫平面天線 ίί ^暴露具有含應變Ge層待難置中的別層 jit ]根據本發明之—實施例，電E處理系統·中所製 ^的电水低電子溫度及高賴密度树徵，電子溫产^容 ί 大約6巧大約〇.5 eV之間，例如大約1.5 Γν ;高 电水'山、度，例如在1x10 /每立方公分到5χ1〇12/每立方公分之間， 14 200805492 i ΐίίΐΐίΐΐ 層上的Si層的沒有損傷的氧化 喷，例’藉由電聚處理系統500所產生的電 皿度在大約G.5 ev到大約2 ev之間，且電聚资 度在大約1x10 /母立方公分心xlQl2/每立方公分之間 二 糸統500可以，例如，是從丁〇k E1 t 水处 商業上獲 triAS™spaJ 紐。Umited’Akasaka，^ 電漿處理系統500包含處理t 550，在處理室55〇上部比 的開σ部分551。設置—®柱狀上板554，係由石英、 銘氯化物，以覆蓋開口部分551。氣體管 、-泉572位於上板554之下的處理室55〇上部的側壁。 ，體管線572的編號可| 16(只有其中兩個顯示於圖5中）。或 572也可以使用不同的編號。氣體管線572可以排= =理室55G周圍’但本發明的實施例中並不需要。可以從氣體管 ^572均勻-致地供應處理氣體進人處理室別中的電裝區域 在電漿處理系統500中，經由具有複數個狹縫56〇A的平面天 線構件560，穿過上板554 ’可設置微波動力於處理室5s〇。狹缝 =面天線560可以由金屬板製造，例如銅。為了供紐波動力到 狹缝平面天線560，散佈波導563於上板554之上，波導563連结 於微波動力供應器561 ’以產生例如具有2 45GHz頻率的微波f 舉例而言，微波動力輸出可以在500W到2000W之間。波導563 包含具有下端連結於狹缝平面天線560的平坦環形波導563A、及 連結於環形波導563A的上表面側的環形（同軸）波導563B、及 連結於環形（同轴）波導563B的上表面侧的同軸波導轉換哭 的出口㈤的底面）。更進-步，長方形波導 波導轉換器563C的入口（圖5的侧面）、及微波動力供應器561。 …在波導563B之中，同軸地設置電導材料的軸部562 (或内部 導體），以使軸部562的一端連結於狹缝平面天線56〇的上表面的 中心（或是幾乎中心）部，而軸部562的另一端連結於環形波導 15 200805492 563B的上表面’藉此形成同輛 1作用如同—_波導。微波動力可以^成環形波導 母平方公分到大约4 w/每平方公 合j如，在大約〇·5 W/ 0.5W/每平方公分収约3 w 3八° = ’微_力在大约 此外，在直空虚琿玄士 刀之間。 =-，以支上的基板固 .包含用來加熱基板⑽的加熱器557，力!^5)5°7=固持器552 态。或是，加熱器557可以為燈 哭、、-7可為阻抗性加熱 .加熱器。更進一步，處理室55遠、疋任何其他種類的 幫浦555的排空管線553。 3連、、、。於處理室底部、及真空 器、及數㈣琿的控制 控制電壓，並也監視電漿處理系統500^處出理系=入的 式ϊϋϊΐ二ίί 處理方法，利用儲存於記憶體的程 ^社制則賴賴處理系統·的元件。處： 為基礎的工作站。或是 2二3 = 系統、或是任何此處描述的控制器來作為 卜制器599可以位於電漿處理系統的近端， 於ϋ以猎由網路或是内部網路，位於電漿處理系統的遠端。關 ，狹缝平面天線（SPA)電漿源的錢處理系統之更多額外細 =j露於歐洲專利中請案第EP136祕A1號，其標題為「製造 兔子衣置材料之方法」，其内容於此合併作為參考。 應當了解的是，本發明在實現上仍可有許多修正及不同變 化。因此，在不脫離本發明的發明範圍之内，可以使用未於此描 述的實施方法來完成本發明。 、 16 200805492 【圖式簡單說明】 附圖中： 根據本發明之一^貫施例’圖1A到圖1E概略地顯不形成具有 含應變Ge層的半導體裝置的處理步驟的裝置横剖面圖； 根據本發明之一實施例，圖2A和圖2B概略地顯示具有含應 變Ge層的半導體裝置的橫剖面圖； 根據本發明之一實施例，圖3為形成具有含應變Ge層的半導 ^ 體裝置處理流程圖； ^ 根據本發明之一實施例，圖4概略地顯示形成一半導體裝置 的真空處理工具；及 ® 根據本發明之一實施例，圖5概略地顯示具有狹缝平面天線 的一電漿處理系統，以讓具有含應變Ge層的半導體中的Si層被 暴露於軟電漿中。 元件符號說明：-20 ·· MOSFET 30 ： MOSFET 100 :基板 102:含應變Ge層 _ 104: Si 層 104a :含Si介電層 105 :軟電漿 106:閘電極層 108 :高k層 . 110:氧化物空隙 400··真空處理工具 • 基板載入室 420 :基板載入官 430 :處理系統 17 200805492 440 :處理系統 450 :處理系統 460 :處理系統 470 :自動轉換系統 480 :控制器 5⑻··電漿處理系統 550 :處理室 551 :開口部分 ， 552 :基板固持器 553 :排空管線 ® 554 :圓柱形上板 555 ··真空幫浦 557 :加熱器 558 :基板 559 :電漿區域 560 :平面天線組件 560A :狹缝
Ml :微波動力供應器 562 ··軸部 • 563A ··環形波導 563B :環形波導 563C :波導轉換器 563D :長方形波導 572 :氣體管線 - 599：控制器

Claims (1)

  1. 200805492 十、申請專利範圍： 1·一種半導體裝置形成方法，包含·· 基板設置步驟，設置一基板於一真空處理工具中，該基板具 有一含應變Ge層於該基板上、及在含應變Ge層上具有二I〗層'，· 基板溫度維持步驟，維持該基板的溫度在^於：^ot:; 1曰， 軟電漿產生步驟，在該真空處理工具中，產生一軟電浆；及 si層暴露步驟，當減少在底下的該含應變Ge 及 變鬆弛時，暴露該Si層於該軟電漿中，以形成一人+ 〜 範圍第1項之半轉裝置形成方法，其中;;曰基板 含應變Ge層沉積步驟’在該基板上沉積—含應 声 &層形成步驟，在該含應變Ge層上形成一汾^ , i ’ ΐΪίίί理ΐ具t實施該含應變⑶層沉積步驟^Si層形成 步驟的其中一個，或兩者皆實施。 乂 3曰如申請專利範丨項之半導體裝置 暴露步驟包含： 人'7次具T，忒Si層 形成包含一 Si〇2層、一 Si〇N層、戎县一 C.\T a上 合的-含Si介電層。 層k汹層’或是其結 4^請專纖圍第丨項之半導體裝置 恭露步驟包含： ，、甲’邊Si層 該軟=鼓波照射’從具有複數個狹縫的—狹缝平面蝴^ 5暴=^麵4項之半導體裝置形成方法，其中，該81層 —產生包含電子溫度介於大約05eVa 範圍第4項之半導體裝置形成方法，其中，該⑽ 19 200805492 介於大約a5eV到大約2ev之間、及電聚 每立方公分狀約㈣12/每立方公分之間的 7·如申請專利範m第2項之半導體裝置形成方法， 到大2，12層形成步驟包含：形成具有厚度介於大約。·3ηπι 到大約2nm之間的Si層；且 到大ΐί ’該!1層暴辭驟包♦:形成具有厚度介於大約a3nm R 間的一 Sl02層、別⑽層、或是_層。 •如申岣專利乾圍第2項之半導體裝置形成方法，
    糾士4 Sl層形成步驟包含：形成具有厚度介於大約a5nm 到大約Inm之間的—Si層；且 中’ 4 &層恭露步驟包含：形成具有厚度介於大約a5nm 〇 皿1之間的一 SlC>2層、8趣層、或是SiN層。 異十t清專她圍第1項之半導體裝置形成方法，其巾，該別層 暴露步驟包含： 暴露該Si層於一軟電漿中，該軟電漿係由包含〇2、氏〇、N2、 川、N〇2、或是凡〇 ’或其組合的處理氣體所形成。 10·= 申請專利範圍第i項之半導體裝置形成方法，其中，該別 層恭露步驟包含： 連繽物露該Si層於包含〇2的一第一處理氣體的一軟電漿、 及匕含Ns的一第二處理氣體的一軟電漿中。 ^申請專利翻第〗項之半賴裝成方法，更包含在該含 1 w電層上形成一閘電極層，該閘電極層包含聚合Si、w、_、 WSix、A卜 Mo、Ta、TaN、TaSiN、HfN、HfSiN、Ti、TiN、TiSiN、 Mo、MoN、Re、Pt、或是 ru。 1Z如申料利範圍第丨項之半導體裝置形成方法，更包含： 人在該含Si介電層上形成一高k介電層，其中該高]^介電層包 含 Ta2〇5、Ti02、Zr〇2、Al2〇3、γ2〇3、HfSi〇x、Hf02、Zr02、ZrSiOx、 TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或是 YSiOx、或是 20 200805492 其中兩者或更多的組合，及 在该兩k介電層上形成一閘電極層，其中，該閑電 Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或是 Ru。 H申請專利範圍第1項之半導體裂置形錢法，其中，該Si 層恭路步驟包含只氧化或氮化該Si層的一部分。 14· 一種半導體裝置形成方法，包含： 在一真空處理工具中設置一基板； 在該基板上沉積一含應變Ge層； 在該含應變Ge層上形成一 si層；及 在基板溫度低於700°C之下，暴露該別層於一軟 ，立 =該軟電漿是藉由微波照射，從包含複數個狹^ =電漿源所產生的，包含電子溫度介於 15· —種半導體裝置，包含： 一基板； - 在该基板上之一含應變Ge層；及 在該含應變Ge層之上所形成的—含Si介衫， 。，為在基板溫度低於Wc之下，藉由暴^_3於= 中所形成的，以減少底下的該含應變鍺層中^氧化 ^如申請專利範圍第15項之半導體裝， ί：-：1〇2^_310Ν^^8ιΝ,：^ ^ 〇e, 1 包8含如-申應=^15糾植置，料，辟應變” 21 200805492 I9.如申晴專利範圍帛I5項之半導體裂置，其巾，在該基板上 20·如申請專利範圍第15項之半 伸展應變的Si層。 该含應k Ge層覆盡在一 SiGe緩衝層上。 導體裂置，其中，該Si層包含一 21·如申請專利範圍第15項之半導體袭置， 其中，該Si層具有之厚度介於大約〇 3nm到大約2麵之間； 及 其中，該含Si介電層具有之厚度介於大約0 3nm到大 之間。
    22·如申請專利範圍第15項之半導體裝置， 其中π亥Si層具有之厚度介於大約〇 到大約之間； 其中，該含Si介f層具有之厚度介於大約〇 5nm到大約lnm 之間。 23. 如申請專利範圍第15項之半導體裝置，更包含： 在該南k介電層上之一閘電極層，其中，該閘電極層包含聚 合 Si、W、WN、WSix、Al、Mo、Ta、TaN、TaSiN、HJEN、HfSiN、 Ti、TiN、TiSiN、Mo、MoN、Re、Pt、或是 Ru。 24. 如申請專利範圍第15項之半導體裝置，更包含： 在該含Si介電層上之一高k介電層，其中，該高k介電層包 含 Ta205、Ti02、Zr02、Al2〇3、Y2〇3、HfSi〇x、Hf02、Zr02、ZrSiOx、 TaSiOx、SrOx、SrSiOx、LaOx、LaSiOx、YOx、或是 YSiOx、或是 其中兩者或更多的組合；及 在該高k介電層上之一閘電極層，其中，該閘電極層包含聚 合 Si、W、WN、WSix、Al、Mo、Ta、TaN、TaSiN、ffiN、HfSiN、 Ti、TiN、TiSiN、Mo、MoN、Re、或是 Ru。 十一、圖式： 22
TW096110743A 2006-03-31 2007-03-28 Low-temperature dielectric formation for devices with strained germanium-containing channels TWI377619B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/393,737 US8580034B2 (en) 2006-03-31 2006-03-31 Low-temperature dielectric formation for devices with strained germanium-containing channels

Publications (2)

Publication Number Publication Date
TW200805492A true TW200805492A (en) 2008-01-16
TWI377619B TWI377619B (en) 2012-11-21

Family

ID=38575853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096110743A TWI377619B (en) 2006-03-31 2007-03-28 Low-temperature dielectric formation for devices with strained germanium-containing channels

Country Status (3)

Country Link
US (1) US8580034B2 (zh)
TW (1) TWI377619B (zh)
WO (1) WO2007126463A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8623728B2 (en) * 2009-07-28 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high germanium concentration SiGe stressor
US9488627B2 (en) * 2011-07-29 2016-11-08 James Skourlis Automated stationary gas sensor calibration system and method
US10158000B2 (en) * 2013-11-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Low-K dielectric sidewall spacer treatment
JP6345104B2 (ja) * 2014-12-24 2018-06-20 東京エレクトロン株式会社 成膜方法
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US9659960B1 (en) 2015-12-09 2017-05-23 International Business Machines Corporation Extremely thin silicon-on-insulator silicon germanium device without edge strain relaxation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
KR100746120B1 (ko) * 2001-01-22 2007-08-13 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
KR100639147B1 (ko) * 2001-01-25 2006-10-31 동경 엘렉트론 주식회사 플라즈마 처리 방법
US6812116B2 (en) * 2002-12-13 2004-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a wafer with strained channel layers for increased electron and hole mobility for improving device performance
US6906398B2 (en) * 2003-01-02 2005-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip with gate dielectrics for high-performance and low-leakage applications
US7018882B2 (en) * 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7217949B2 (en) * 2004-07-01 2007-05-15 International Business Machines Corporation Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI)

Also Published As

Publication number Publication date
TWI377619B (en) 2012-11-21
WO2007126463A3 (en) 2009-01-15
US8580034B2 (en) 2013-11-12
US20070238268A1 (en) 2007-10-11
WO2007126463A2 (en) 2007-11-08

Similar Documents

Publication Publication Date Title
CN105518827B (zh) 实现无缝钴间隙填充的方法
JP3914647B2 (ja) 原子層蒸着工程を用いた金属層形成方法
US7521379B2 (en) Deposition and densification process for titanium nitride barrier layers
TWI645511B (zh) 用於銅阻障層應用之摻雜的氮化鉭
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
TWI329890B (en) Semiconductor device and method for fabricating the same
TW569322B (en) Semiconductor device having a low-resistance gate electrode
TW202231900A (zh) 用於在基板上形成鈷層的方法
EP3686920A2 (en) Method of enabling seamless cobalt gap-fill
TWI282141B (en) Semiconductor device and manufacturing method thereof
US20060286818A1 (en) Method for silicon based dielectric chemical vapor deposition
TWI357110B (en) Uv-assisted dielectric formation for devices with
CN102637739B (zh) 具有张应力增加的绝缘膜的半导体器件及其制造方法
KR20110076945A (ko) 금속 실리사이드 형성을 위한 방법 및 장치
JP4146859B2 (ja) 半導体装置の製造方法
TW201241933A (en) Nitride gate dielectric for graphene MOSFET
TWI300249B (zh)
TWI233165B (en) Semiconductor device fabrication method
TW200919553A (en) Modulating the stress of poly-crystaline silicon films and surrounding layers through the use of dopants and multi-layer silicon films with controlled crystal structure
TW200805492A (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
TWI345272B (en) A method of forming a semiconductor structure
TW434824B (en) An interconnect structure for use in an integrated circuit
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
JP2021520638A (ja) ３次元構造の共形ドーピングのための方法
US11908914B2 (en) Methods of forming semiconductor structures

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees