TW200540881A - Chip resistor structure with low internal impedance electrical conductive layer - Google Patents

Description

200540881

【發明所屬之技術領域】 本發明係關於一種晶月雷p日。 於一，低内阻抗導電層之晶片電阻器：二改良’特別疋關 【先前技術】 查晶片電阻為已廣泛传用尤々 及通訊設備中。晶片電阻琴概八Α :子设備、儀器設備 晶片電阻器兩種型態旱片電阻器及薄膜 m Ruv ·八T °亥厚膜晶片電阻器之電極及電 乍:1=:rinting)或燒成(Baking)之技術予以製 1而薄膜曰曰片電阻器之電極及電阻層係藉由機鍍 (Sputtering)之技術予以製作。 s在典型的晶片電阻器製程中（參閱第一圖所示），其主 要疋，一基板1之下表面設有一對背面導電層以、，以 及，名基板1之上表面形成一對表面導電層3丨、32。在完 成該背面導電層21、22及表面導電層31、32之後，予以燒 成，再於遠基板1之表面上印刷形成一電阻層4，並再予燒 成。該電阻層4之兩端係連接於表面導電層31、32。在完 成該電阻層4之燒成之後，即在該電阻層4上再印刷形成一 絕^保護層5，並進行燒成。最後，再於該晶片電阻器之 兩端部再形成一導電層61、一鎳層62、一錫層63。例如在 中華民國發明專利公告編號第4 3 6 8 2 0號中所揭露的片形電 阻器及其製造方法中，即屬此類技術。 【發明内容】 本發明所欲解決之技術問題：

第5頁 200540881

五、發明說明（2) 在上述傳統的結構設計中，其表面導電層與電阻層之 間之接觸決定了該晶片電阻器之導電層内阻抗。理想而 言，該導電層内阻抗應越低越好。然而，在採行上述之傳 統結構時，其導電層内阻抗一般仍無法有效予以降低，致 使產品耐功率承受度無法提昇。此一缺失對於產業的利用 及產製出之晶片電阻器品質而言，皆亟待改善。 緣此，本發明之主要目的即是提供一種晶片電阻器之 結構改良，藉由改良該晶片電阻器之表面導電層與電^ 之間之接觸結構，而期能改善該晶片電阻器之導電層 θ 抗。 曰阻 本發明之另一目的是提供一種具有較高產品耐功 受度之晶片電阻器結構，其透過該晶片電阻器之梦構改 良，而使該晶片電阻器於實際使用時，具有金二 丄才，7 4 — ，、’季父南之產品耐 功率承受度。 本發明解決問題之技術手段： 本發明為解決習知技術之問題所採用

用之技術手段係在 一電阻層形成在該 阻層之兩端係分別 表面導電層，形成 導電層上，並分別 絕緣保護層覆設在 第一表面導電層與 式接觸於該電阻層 200540881 五、發明說明（3) ^兩側ί而表面及底面，使降低該晶片電阻器之導電層内阻 抗0 曰 本發明對照先前技術之功效·· 統技：ΐ於Ϊ有技術，本發明有效克服了晶片電阻器之傳 μ _ 1 電層内阻抗無法有效降低之缺失，使得該晶 iC作完成時，具有較高之導電層内阻抗：進而 ί; 率承受度得以提昇。而在採行 f=1耘時，仍可達到量產化使用之有效製程。 實施例』Ζ戶:採用的具體方法及結構設言十，將#由以下之 只施例及附呈圖式作進一步之說明。 【實施方式】 晶片ί其係顯示本發明低内阻抗導電層之 要包括有1美：i二二。其顯示本發明之晶片電阻器主 基板1之背面可為氧化銘材料所製成。在該 板1之上表面&7扪:成一對背面導電層21、22，而在該基 在Λ/ 成—對第-表面導電層31、32。 印刷形成有一電阻居4 =於第一表面導電層3丨、32之間 面導電層31、32。，電阻層4之兩端電連接於該第一表 表面之後，再於該電阻層4之兩侧端 層⑺、34八=電層31、32上形成-對第二表面導電 刀別對應於該第一表面導電層31、32。 200540881 五、發明說明（4) 最後，在該電阻層4及第二表面導 y -絕緣保護層7，該絕緣保護層7例如曰、】4上形 料。最後，在該晶片電阻器之兩端部 $螭或树月曰：： 81、一鎳層82、及一錫層83。 、 形成一導電曰 參閱第三圖所示，其係顯示本發明 第四a圖至第四F圖係顯示本發m： 構示意圖。兹同時配合第三圖及第匕作二片^ 發明之製程及結構作進一步之說明。i帛四F ®，對本 本發明之製程係首先於步驟1 〇 1中，製 基板1，涵·於半顿ΜΓί。 , 表備出一氧化I呂 背面導電如’@該基板1之背表面印刷形成一對 在該J 2第四A圖所示），之後於步驟"3中， 四B圖所示）。 卩刷形成一對表面導電層31、32(如第 後，背:導電層21、22及表面導電層31、32之 之表面上印刷$^成，再於步驟105中，於該基板1 示）。上「^成一電阻層4 ’並予燒成（如第四c圖所 完成該電阻層4之德，％ # μ 之兩側端表面上與第一表面即:/驟106中，於該電阻層4 表面導電層33、34分電層31、32上形成-對第二 32。 另】對應於該第一表面導電層31、 藉由上述第二表 電層31、32以上下對庫夕電層33、34與對應之第一表面導 表面及底面，使得導;^方式接觸於該電阻層4之兩側端 守電層内阻抗大大地降低，進而可達到

200540881 " — 五、發明說明（5) 提昇產品耐功率承受度之效果。 元成該第二表面導電層33、34之後，接著在步驟10 7 中’★於该電阻層4之表面形成一絕緣保護層7，並予以燒成 (如第四E所示）。 在70成上述製程後，再於步驟1 0 8中，在該晶片電阻 器之兩端部順序地形成一導電層81、一鎳層82、及一錫層 83 (如+第四F所示），如此即完成該晶片電阻器之製作。 藉由上述之本發明實施例可知，透過本發处 良，確，到降低導電層内阻抗、提昇產品耐功率^改 度 了里產化使用荨效果，故本發明極具產業上之利用價 惟以上之實施例說明，僅為本發明之較佳實施例說 明，凡習於此項技術者當可依據本發明之上述實施例說明 而作其它種種之改良及變化。然而這些依據本發明實施例 所作的種種改良及變化，當仍屬於本發明之發明精神及界 定之專利範圍内。 第9頁 200540881 圖式簡單說明 【圖式簡單說明】 第一圖係顯示依據先前技術所完成之晶片電阻器之結構剖 視圖， 第二圖係顯示本發明低内阻抗導電層之晶片電阻器之結構 剖視圖； 第三圖係顯示本發明之製作流程圖； 第四A圖至第四F圖係顯示本發明在製作低内阻抗導電層晶 片電阻器時各製程之結構示意圖。 圖式各元件符號之說明： 1 基 板 21 、11 背 面 導 電 層 31 -32 第 一 表 面 導 電 層 33 > 34 第 二 表 面 導 電 層 4 電 阻 層 5 絕 緣 保 護 層 61 導 電 層 62 鎳 層 63 錫 層 7 絕 緣 保 護 層 81 導 電 層 82 鎳 層 83 錫 層

第10頁

Claims (1)

1. 200540881 六、申請專利範圍 1 · 一種低内阻抗導電層之晶片電阻器結構，包括·· 一基板； 一對第一表面導電層，形成在該基板之表面上； 一電阻層，形成在該基板及第一表面導電層之表面上， 該電阻層之兩端係分別電連接於該第一表面導電層； 一對第一表面導電層，形成在該電阻層之兩側端表面上 與第一表面導電層上，並分別對應於該第一表面導電 層； 一絕緣保護層，覆設在該電阻層及第二表面導電層上。 藉由該第二表面導電層與對應之第一表面導電層以上下 對應之方式接觸於該電阻層之兩側端表面及底面，使降 低該晶片電阻器之導電層内阻抗。 2·如申請專利範圍第1項所述之低内阻抗導電層之晶片電 阻器結構，其中該基板之底面更形成有一對背面導電 層。 3 ·如申4專利範圍第1項所述之低内阻抗導電層之晶片電 阻器結構，其中該基板係為氧化鋁基板。 4·如申请專利範圍第丨項所述之低内阻抗導電層之晶片 端部更包括順序地形成-

   六、申請專利範圍 5 · —種低内阻抗 板、一對表面 之電阻層，其 在該基板之表 該電阻層之兩 面導電層，該 導電層，藉由 下對應之方式 降低該晶片電 200540881 導電層之晶片電阻器結構，包括有—基 導電層、-形成在該基板及表面導電二 特徵在於該表面導電層係包括有一對开^ 面上之第一表面導電層、以及一對形成， 側端表面上與第一表面導電層上之^二= 第二表面導電層係分別對應於該第一表面 該第二表面導電層與第一表面導電層^上 接觸於該電阻層之兩側端表面及底面，使 阻器之導電層内阻抗。 6·如申請專利範圍第5項所述之低内阻抗導電層之晶片電 阻器結構，其中該基板之底面更形成有一對背面導電 層0 7.如申凊專利範圍第5項所述之低内阻抗導電層之晶片電 阻器結構，其中該基板係為氧化鋁基板。 8 ·如申請專利範圍第5項所述之低内阻抗導電層之晶片電 阻器結構，其中該電阻層及第二表面導電層上更覆設有 一絕緣保護層。 9 ·如申請專利範圍第8項所述之低内阻抗導電層之晶片電 阻器結構，該晶片電陴器之兩端部更包括順序地形成一