TW200536438A - Flashlight control circuit - Google Patents

Description

200536438 五、發明說明α) 【發明所屬之技術領域】 本發明係關於一種閃光燈控制電路，特別是一種利用 光電晶體之感光特性，使得單一機台經過多次亮度測試 後，可減少亮度誤差值之閃光燈控制電路。 【先前技術】 隨著數位影像處理技術以及電荷耦合元件（CCD， Charge Coupling Device)的進步，使得數位相機已經成 為一般消費性的電子商品。由於電腦普及率以及曰新月異 的數位技術等諸多因素，產生了更多數位相機的應用，使 得我們的生活加速邁向數位化。 閃光燈是相機不可獲缺的組件，不論是傳統的相機或 數位相機皆然。目前的閃光燈的運作包括有預閃 (p r e f 1 a s h)及主閃（m a i n f 1 a s h)兩個階段，預閃主要 是判斷被拍攝物的亮度，然後根據所偵測到的亮度來決定 主閃階段時所需要發出的閃光量。預閃時先閃出時間極 短，例如3// S，透過電荷耦合元件以及中央處理單元計算 出所需要的曝光量來決定主閃階段時間的長短，通常為 0 . 1 mS到3mS之間，以控制閃光之強弱來達到不同環境下需 要之曝光量。 例如，美國第6 4 4 1 8 5 6號專利、第6 3 5 9 6 5 1號專利及中 華民國公告第5 7 0 2 0 6號專利皆是採用此種兩階段閃光方 式。然而因為閃光燈的閃光是藉由已充電高壓大電容例如 1 6 0 uF / 3 3 0 V，的放電來閃光，因此閃光燈的預閃階段將會 降低主閃時所能釋放的最大能量。

第7頁 200536438 五、發明說明（2) 中華民國公告第5 6 2 9 8 6號專利也揭露了 一種閃光燈控 制裝置及其方法，為一種不需要預閃之閃光燈控制裝置， 係藉由調光電路，將被攝物體所反射的反射光（來自閃光 燈所發射的入射光）做光電轉換而輸出感光電壓。當閃光 燈電壓大於參考電壓時，閃光燈將會停止發光，係表示閃 光燈的發光亮已足夠。而當感光電壓不大於參考電壓時， 閃光燈將繼續發光。 公告第5 6 2 9 8 6號專利雖然解決了習知閃光燈中需要預 閃之技術缺點，然而卻也存在一些待改進之技術問題，例 如其需要額外的閃光燈放電訊號、沒有支援強制閃光的功 能等等。此外，由於其控制電路係均由雙載子接面電晶體 組成，因此其反應速度較慢，傳輸延遲會比較大，較容易 造成過度曝光而無法作精準的閃光控制。 另外，目前閃光還存在閃光誤差過大的問題。以單一 相機進行多次預閃之亮度測試，依據實驗結果約介於1 3 0 到1 6 0之間，存在大約1 0%的誤差，因此，以預閃偵測曝 光量的方式並不精碟。 以往低晝素的數位相機並不要求精準的閃光控制。但 隨著晝素的提昇，精準的閃光控制技術將是影響影像品質 的重要因素，否則容易造成過度曝光或曝光量不足而影響 影像品質的情形。而精準度的閃光控制需要考量到電路中 組成零件的多寡、可操作電壓範圍、以及訊號延遲等等因 素，因此，如何以更少的零件發展更精準的閃光控制技術 遂成為亟待解決的技術課題。

第8頁 200536438 五、發明說明（3) 【發明内容】 鑒於以上的問 光燈控制電路，藉 根據本發明的 路，用以根據一感 發光量，其中該感 流對一電容充電而 根據本發明的 之觸發電路之一實 邏輯閘 比較感 比較器 與參考 入端， 比較第 二比較 發閃光 發明之 ί禺接於 極用以 放電路 訊號而 較器以及一 設電壓’並 訊號；第二 較觸發訊號 具有兩個輸 端耦接，以 較訊號與第 發訊號以觸 根據本 晶體，閘極 接地端，没 時，形成一 據一全閃光 題，本發明的主要目的在於提供一種閃 以解決先前技術所存在的問題。 目的，本發明所揭露之閃光燈控制電 光電壓與一預設電壓以控制一閃光燈之 光電壓係由一光電晶體所產生之感應電 產生。 目的，本發明所揭露之閃光燈控制電路 施例，包括有一第一比較器、一第二比 。其中第一比較器係接收感光電壓與預 光電壓與預設電壓，以輸出一第一比較 係接收一觸發訊號與一參考電壓，並比 電壓以輸出一第二比較訊號；邏輯閘則 分別與第一比較器與第二比較器之輸出 一比較訊號與第二比較訊號，當第一比 訊號均為低電壓準位時，輸出一閃光觸 燈閃光。 目的與實施例，其中更包括有一第二電 第二比較器之正輸入端，源極耦接於一 接收感光電壓，以於當觸發訊號停止 徑。此外更包括有一箝位電路，用以根 箝制感光電壓低於預設電壓，以進行強 制閃光。 根據本發明的目的，本發明所揭露之閃光燈控制電路

第9頁 200536438 五、發明說明（4) 之觸發電路之另一實施例，包括有一比較器、一第一反向 器、一第一電晶體、一第一邏輯閘以及一第二邏輯閘。其 中比較器係接收感光電壓與預設電壓，並比較感光電壓與 預設電壓，以輸出第一比較訊號；第一反向器係接收觸發 訊號並將觸發訊號反向；第一電晶體之閘極與接於第一反 向器之輸出端，没極1¾接於比較器之負輸入端，源極躺接 至接地端，當觸發訊號停止時，形成一放電路徑；第一邏 輯閘接收第一比較訊號、觸發訊號以及第二邏輯閘之輸出 訊號並據以輸出一閃光觸發訊號，第二邏輯閘接收反向觸 發訊號與閃光觸發訊號，並將輸出訊號輸入到第一邏輯 閘；第二反向器係耦接於該第一邏輯閘之輸出端，用以將 i閃光觸發訊號反向。 根據本發明之目的與另一實施例，其中更包括有一箝 位電路，用以根據一全閃光訊號而箝制感光電壓低於預設 電壓。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路具有可減少控制訊號以及控制接腳數目之優點。 根據本發明的目的與原理，本發明具有不需額外的放電訊 號之優點。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路其所需之參考電壓可以較低。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路具有較大參考電壓操作範圍。 根據本發明的目的與原理，本發明所揭露之閃光燈控

第10頁 200536438 五、發明說明（5) 制電路具有之參考電壓可直接由數位/類比轉換器（D / A converter)調整參考電壓之優點，不須額外的電路。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路具有一控制訊號支援全閃功能，以進行強制閃光。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路具有較好的精準度與較低的傳輸延遲之優點。 根據本發明的目的與原理，本發明所揭露之閃光燈控 制電路具有使得單一機台經過多次亮度測試後，可減少亮 度誤差值之優點。 本發明的詳細特徵將在實施方式中詳細敘述，其内容 足以使任何熟習相關技藝者了解本發明之技術並據以實 施，且任何與本發明相關之優點及目的係可輕易地從本說 明書所揭露之内容、申請專利範圍及圖式中理解。 以上之關於本發明内容之說明及以下之實施方式之說 明係用以示範與解釋本發明之原理，並且提供本發明之專 利申請範圍更進一步之解釋。 【實施方式】 有關本發明的特徵與實作，茲配合圖式作最佳實施例 詳細說明如下。 請參考『第1圖』，為本發明所揭露之閃光燈控制電 路之架構圖。由於光電晶體的特性對於光具有高敏感度， 其集極電流對光輸入有良好的線性關係，且反應時間快 速，因此本發明所揭露之閃光燈控制電路係採用光電晶體 來感測被攝物反射光的強度。

第11頁 200536438 五、發明說明（6) 如『第1圖』所示，本發明所揭露之閃光燈控制電路 係由光電晶體1 0 0、免度感測電路2 0 0以及觸發電路3 0 0所 組成。亮度感測電路2 0 0係由一電阻2 1 0以及一電容2 2 0所 組成。觸發電路3 0 0為由金氧半場效電晶體（M0SFET)為 主組成之電路，至少具有可接收觸發訊號之第一端 TRIGGER、可調整預設電壓之第二端VANG、可接收感光電 壓之第三端PSENSE、可輸出閃光燈觸發訊號之第四端 I G B T、可控制強制閃光之第五端F _ F L A S Η、以及接地端 GND。 ， . 配合『第2圖』做說明。『第2圖』係為本發明所揭露 之閃光燈控制電路之時序圖。當觸發訊號為高準位時，第 四端I GBT所輸出之觸發訊號亦為高準位，可致使隔離式閘 極雙載子電晶體（IGBT)導通，以控制閃光燈閃光。 此時，光電晶體1 0 0偵測到閃光並以近似電流源的形 式，大約0 . 5 m Α到1mA，對電容22 0充電。當電容220的充電 電壓達到一預設電壓時，亦即圖中所示的V A N G，第四端 I GBT輸出的訊號為低準位，致使I GBT被截止而停止閃光。 由於電容2 2 0充電已達到預設電壓，因此光電晶體1 0 0不 再對電容2 2 0進行充電，此時觸發電路3 0 0會輸出一閂鎖訊 號，以閃鎖IGBT的狀態，以避免電容2 2 0因為漏電而電壓 值降至預設電壓以下時，觸發電路3 0 0因為誤判而誤觸發 而導致再次閃光。當觸發訊號為低準位時，電容2 2 0將迅 速放電至零，以等待下一次觸發訊號的來臨。 根據『第2圖』，當觸發訊號為高準位但觸發時間太

第12頁 200536438 五、發明說明（7) 短時，此時電容2 2 0將因為高準位觸發訊號而開始充電， 第四端I GBT所輸出之觸發訊號亦為高準位，但由於時間太 短，使得使得在電容未完成充電時即停止。亦即，觸發電 路3 Q 0會自動截止I G B 丁。 根據本發明的原理，預設電壓可由第二端VANG來進行 調整，此電壓可由一數位/類比轉換器（D/A convert er) 或直流電壓直接進行調整，調整範圍約為5 0毫伏特到直流 偏壓VCC之間。

根據本發明的原理，不同的機台在出廠前會經過調 校，係針對各元件之誤差值以觸發電路3 0 0之第二端VANG 進行微調。因此，以調校後的單一數位相機而言，觸發電 路3 0 0中的各元件值幾乎可視為固定，對單一數位相機而 言，進行多次亮度測試時，其亮度誤差值即可縮小。 在觸發電路3 0 0中包括有一可控制強制閃光之第五端 F_FLASH，當需要強制閃光時，僅需將接收感光電壓之第 三端PSENSE之電壓準位持續箝位至預設電壓以下即可進行 強制閃光。

根據本發明之原理以及『第1圖』、『第2圖』所示之 原理，觸發電路3 0 0之詳細組成之第一實施例請參考『第 圖』，其運作之時序圖請參考『第4圖』。 包括有一第一比較器3 1 0、一第二比較器3 2 0以及一邏 輯閘3 5 0。其中第一比較器3 1 0係接收感光電壓與預設電 壓，並比較感光電壓與預設電壓，以輸出一第一比較訊 號；第二比較器3 2 0係接收一觸發訊號與一參考電壓V r e f 200536438 五、發明說明（8) (由V c c分壓而來），並比較觸發訊號與參考電壓以輸出一 第二比較訊號；邏輯閘3 5 0則具有兩個輸入端，分別與第 一比較器3 1 0與第二比較器3 2 0之輸出端耦接，以比較第一 比較訊號與第二比較訊號，當第一比較訊號與第二比較訊 號均為低電壓準位時，由邏輯閘3 5 0輸出一高電壓準位之 閃光觸發訊號以觸發閃光燈閃光。此外，更包括一第一電 阻R 1耦接於第一比較器3 1 0之負輸入端與接地端之間以防 止V A N G訊號未接時，形成高阻抗值使該電壓準位成未定義 狀態。 其中更包括有一第一電晶體330，係為一 NM0S電晶 體，用以接收觸發訊號，以致使第二比較器3 2 0輸出低電 壓準位之第二比較訊號。此外更包括一第二電阻R 2耦接於 第一電晶體3 3 0之閘極與接地端之間，以防止觸發訊號未 接時，形成高阻抗值使該電壓準位成未定義狀態。 第三電阻R 3耦接於該第一電晶體3 3 0之汲極與一直流 偏壓源V c c之間作為提升電壓準位用。 觸發電路3 0 0更包括有一第二電晶體3 4 0，係為一 NM0S 電晶體，閘極耦接於第二比較器3 2 0之正輸入端，源極耦 接於一接地端，汲極用以接收感光電壓，以於當觸發訊號 停止時，形成一放電路徑。此外更包括有一籍位電路 3 7 0，係由一第三電晶體3 7 1與第四電阻R 4組成，用以根據 一全閃光訊號而箝制感光電壓低於預設電壓，以進行強制 閃光。第三電晶體371係為一 NMOS電晶體。 關於第一實施例之運作過程詳細說明如下。

第14頁 200536438 五、發明說明（9) 如圖所示，由第二端V A N G所設定之預設電壓將輸入至 弟一比較器3 1 0之負輸入端’正輸入端則輸入由第三端 PSENSE所接收之感測訊號。第二比較器3 2 0的負輸入端輸 入一參考電壓，正輸入端則輸入電晶體3 3 0之汲極.端訊 號。 第一端T R I G G E R所接收之觸發訊號控制第一電晶體3 3 0 之閘極，當觸發訊號為低準位時，第一電晶體3 3 0將不會 導通，第二電晶體3 4 0則會導通，此時電容2 2 0中的充電電 壓將經由弟二N Μ 0 S電晶體3 4 0放電到地端而降至零。也就 是說，當觸發訊號為低準位時，電容2 2 0可立刻放電，不 需額外的放電控制訊號。 配合『第4圖』說明，其中端點Α為第一比較器3丨〇之 輸出立而’古而點B為弟·—比車父為3 2 0之輸出端，端點c為邏輯 閘3 5 0之輸出端。當觸發訊號為高準位時，由於光電晶奶 1 00的導通，電容220將會行充電。由於充電期間之%充@電&電 壓小於預設電壓’因此，第一比較器31 〇將輸出低準位%訊 號。由於高準位的觸發訊號致使第一電晶體3 3 〇導通第^ 電晶體3 4 0不導通，因此，第二比較器32〇也輸出低準^位 號。由於邏輯閘3 5 0，為一反或閘（n〇R)，因此，去第二 比較器3 1 0與第二比較器3 2 0的輸出皆為低準位訊號&弟、羅 輯閑3 5 0將輸出高準位訊號，再經由驅動器3 6 〇的驅動而$ 發閃光燈觸發電路，以致使閃光燈發出閃光。 在觸發訊號為高準位的期間，電容2 2 〇持續進行充 電’此時’端點A與端點B的訊號皆為低電壓準位，當電容 200536438 五、發明說明（10) 2 2 0充電到預設電壓時，端點A的訊號則變為高電壓準位， 端點B仍然為低電壓準位，由於邏輯閘3 5 0的判斷，使得在 充電期間，端點C的輸出為高電壓準位，充電到預設電壓 後，則變成低電壓準位。因此，根據邏輯閘3 5 0所輸出的 電壓準位可決定是否觸發閃光燈閃光。 當電容2 2 0充電到預設電壓時，連接於第一比較器3 1 0 之輸出端與正輸入端之間的二極體3 8 0將變成導通之狀態 而閂鎖住邏輯閘3 5 0的輸出狀態，避免因為電容2 2 0的漏電 而誤觸發再次閃光。 而當觸發訊號為高準位但是持續的時間太短而使得電 容無法充電到預設電壓時，觸發模組3 0 0會自動截止電容 的充電。 當欲進行強制閃光時，可藉由一第三電晶體3 7 1與第 四電阻R 4組成的箝位電路3 7 0將第三端P S E N S E所感測到的 感光電壓持續箝制到預設電壓之下，此時，由比較器所比 較之後的結果，將判定電容2 2 0尚未充電到預設電壓而持 續觸發閃光燈發出閃光。 根據本發明之原理以及『第1圖』、『第2圖』所示之 原理，觸發電路3 0 0之詳細組成之第二實施例請參考『第5 圖』，其運作之時序圖請參考『第6圖』。 觸發電路3 0 0包括有一第一反向器4 1 0、一第一電晶體 4 2 0、一比較器4 4 0、一第一邏輯閘4 5 0以及一第二邏輯閘 4 6 0。其中第一反向器4 1 0係接收觸發訊號並將觸發訊號反 向；第一電晶體4 2 0係為一 NM0S電晶體，其閘極與接於第

第16頁 200536438 五、發明說明（11) 一反向器4 1 0之輸出端，没極麵接於比較器之負輸入端， 源極耦接至接地端，當觸發訊號停止時，形成一放電路 徑；比較器4 4 0係接收感光電壓與預設電壓，並比較感光 電壓與預設電壓，以輸出第一比較訊號；第一邏輯閘4 5 0 接收第一比較訊號、觸發訊號以及第二邏輯閘4 6 0之輸出 訊號並據以輸出一閃光觸發訊號，第二邏輯閘4 6 0接收反 向觸發訊號與閃光觸發訊號，並將輸出訊號輸入.到第一邏 輯閘4 5 0 ;第二反向器4 7 0係耦接於該第一邏輯閘4 5 0之輸 出端，用以將閃光觸發訊號反向。此外，更包括有一單擊 電路4 3 0耦接於該第一反向器4 1 0之輸出端。 根據本發明之原理與目的，觸發電路3 0 0更包括有一 箝位電路4 8 0，係由一第二電晶體4 8 1與電阻4 8 2組成，第 二電晶體48 1係為一 NM0S電晶體，用以根據一全閃光訊號 而箝制感光電壓低於預設電壓。 關於第二實施例之運作過程詳細說明如下。 當觸發訊號為高準位時，經過第一反向器4 1 0的處 理，將變成低電壓準位，第一電晶體4 2 0不會導通，此 時，電容2 2 0的充電電壓將由第三端PSENSE感測而輸入到 比較器4 4 0的負輸入端。第一邏輯閘4 5 0係為三端輸入之反 及閘（N AND)閘，分別搞接比較器4 4 0之輸出、觸發電路 3 0 0之第一端TRIGGER以接收觸發訊號、以及第二邏輯閘 4 6 0之輸出端。第二邏輯閘4 6 0係為兩端輸入之反及閘 (NAND)閘，一端耦接到單擊電路4 3 0，另一端耦接到比 較器4 4 0之輸出端。藉由這樣的電路結構，當電容2 2 0尚未

第17頁 200536438 五、發明說明（12) 充電到預設電壓時，此時經由比較器4 4 0的比較後，再經 由第一邏輯閘4 5 0以及第二邏輯閘4 6 0的處理後將會輸出一 低電壓準位訊號，此訊號經過第二反向器4 7 0處理後變成 高電壓準位訊號，而致使I GBT導通，以觸發閃光燈閃光。 由於第一邏輯閘4 5 0與第二邏輯閘4 6 0的判斷，使得在充電 期間，端點C的輸出為低電壓準位，充電到預設電壓後， 則變成高電壓準位。同時，I GBT的電壓準位與端點C的電 壓準位相反。 當電容充電已達預設電壓時，藉由第一邏輯閘4 5 0與 第二邏輯閘4 6 0以閂鎖住第一邏輯閘4 5 0的輸出狀態。因為 端點A為單擊電路之輸出，因此在電容2 2 0的充電過程，端 點A先為低電壓準位，此時第二邏輯閘4 6 0輸出必為高準 位，透過第一邏輯閘4 5 0的判斷端點C為低準位。之後當端 點A再轉為高準位時，第二邏輯閘4 6 0輸出依然為高準位， 因此端點C依然維持為低準位狀態。當電容2 2 0的充電電壓 到達預設電壓時，端點B先為低準位，透過第一邏輯閘4 5 0 的判斷端點C為高準位，因此第二邏輯閘4 6 0的輸出為低準 位，此時不管端點B的狀態是否維持原來的低準位或因為 電容2 2 0的漏電使的它的準位轉為高準位，端點C均會為高 準位狀態，而達到閂鎖住端點C的狀態。 而當觸發訊號為高準位但是持續的時間太短而使得電 容無法充電到預設電壓時之操作與第一實施例類似，不再 贅述。 當欲進行強制閃光時，可藉由一由第二電晶體4 8 1與

第18頁 200536438 五、發明說明（13) 電阻4 8 2組成的箝位電路4 8 0將第三端PSENSE所感測到的電 壓持續箝制到預設電壓之下，此時，由比較器所比較之後 的結果，將判定電容2 2 0尚未充電到預設電壓而持續觸發 閃光燈發出閃光。 根據本發明的目的與原理，本發明具有可減少控制接 腳數目之優點。本發明所揭露之閃光燈控制電路，與先前 技術相較，本發明所揭露之閃光燈控制電路僅需要閃光燈 觸發訊號及參考電壓訊號即可，如此可減少控制接腳的數 目。 根據本發明的目的與原理，本發明具有不需額外的放 電訊號之優點。當觸發訊號由高準位降為低準位，即可將 電容迅速放電至零，不需額外的放電訊號。 根據本發明的目的與原理，本發明所需之可以參考電 壓較低。先前技術中，其放電電路係由雙載子接面電晶體 組成，因此其飽和之VCE至少0. 3V，因此感光電壓不是由 零開始往上升，因此可設定的參考準位須大於0. 3 V，而本 發明所揭露之放電電路為NM0S。因為MOS導通電阻（RDson) 較低，因此感光電壓幾乎是由零開始往上升，因此可設定 的參考準位一般只須大於5 0 mV即可。 根據本發明的目的與原理，本發明具有較大的參考電 壓操作範圍。在先前技術中，其比較電路之參考電壓準位 須小於5 V - 0 · 7 V = 4 · 3 V (二極體壓降），否則輸出狀態不會 鎖住，因此它可操作之V r e f範圍約為0 . 3 V〜4 . 3 V ( V c c -0.7)。

第19頁 200536438 五、發明說明（14) 而本發明可操作之V r e f範圍約為5 0 m V〜5 V ( V c c )，對於 Vcc是3. 3V或2. 5V的系統，上述可操作之Vref範圍不夠寬 廣就有很大的缺點。 根據本發明的目的與原理，本發明之參考電壓可直接 由數位/類比轉換器（D/A convert er)直接調整，不須額 外的電路。 根據本發明的目的與原理，本發明之閃光燈控制電路 具有一控制訊號支援全閃功能。 根據本發明的目的與原理，本發明之閃光燈控制電路 具有較好的精準度與較低的傳輸延遲。本發明使用快速比 較器及邏輯閘設計，因此傳輸延遲可控制小於8 0 nS，亦即 當感光電壓大於參考電壓時，至閃光燈驅動訊號為低準位 之傳輸延遲，主要目的為避免傳輸延遲造成的過度曝光。 先前技術電路係使用雙載子接面電晶體（B J T)組成，反 應速度較慢傳輸延遲比較大，亦即本線路的控制準確度會 更好。 雖然本發明以前述之較佳實施例揭露如上，然其並非 用以限定本發明。在不脫離本發明之精神和範圍内，所為 之更動與潤飾，均屬本發明之專利保護範圍。關於本發明 所界定之保護範圍請茶考所附之申請專利範圍。

第20頁 200536438 圖式簡單說明 第1圖係為本發明所揭露之閃光燈控制電路之電路方塊 圖； 第2係為本發明所揭露之閃光燈控制電路之時序圖； 第3圖係為本發明所揭露之閃光燈控制電路之第一實施 例； 第4圖係為本發明所揭露之閃光燈控制電路之第一實施例 之時序圖； 第5圖係為本發明所揭露之閃光燈控制電路之第二實施 例；以及 第6圖係為本發明所揭露之閃光燈控制電路之第二實施例 之時序圖。 【圖式符號說明】 10 0 光電晶體 2 0 0 亮度感測電路 2 10 電阻 2 2 0 電容 3 0 0 觸發電路 310 第一比較器 3 2 0 第二比較器 3 3 0 第一電晶體 3 4 0 第二電晶體 3 5 0 邏輯閘 3 6 0 驅動器 3 7 0 箝位電路

第21頁 200536438

第22頁 200536438

第23頁

Claims (1)

1. 200536438 六、申請專利範圍 1. 一種閃光燈控制電路，用以根據一感光電壓與一預設電 壓以控制一閃光燈之發光量，其中該感光電壓係由一光 電晶體所產生之感應電流對一電容充電而產生，其特徵 在於該閃光燈控制電路包括有： 一第一比較器，接收該感光電壓與該預設電壓，並 比較該感光電壓與該預設電壓，以輸出一第一比較訊 號； 一第二比較器，接收一觸發訊號與一參考電壓，並 比較該觸發訊號與該參考電壓以輸出一第二比較訊號； 以及 一邏輯閘，具有兩個輸入端，分別與該第一比較器 與該第二比較器之輸出端耦接，以比較該第一比較訊號 與該第二比較訊號，當該第一比較訊號與該第二比較訊 號為低電壓準位時，輸出一閃光觸發訊號。 2 .如申請專利範圍第1項所述之閃光燈控制電路，更包括 有一第一電晶體，用以接收該觸發訊號，以致使該第二 比較器輸出低電壓準位之該第二比較訊號。 3 .如申請專利範圍第1項所述之閃光燈控制電路，更包括 有一第二電晶體，閘極耦接於該第二比較器之正輸入 端，源極耦接於一接地端，汲極用以接收該感光電壓， 以於當該觸發訊號停止時，形成一放電路徑。 4.如申請專利範圍第1項所述之閃光燈控制電路，更包括 有一二極體，耦接於該第一比較器之輸出端與正輸入端 之間，用以閂鎖該邏輯閘之輸出訊號。

   第24頁 200536438 六、申請專利範圍 5 .如申請專利範圍第1項所述之閃光燈控制電路，其中該 邏輯閘係為一反或閘（N0R)。 6 .如申請專利範圍第1項所述之閃光燈控制電路，更包括 有一驅動器耦接於該邏輯閘之輸出端。 7 .如申請專利範圍第1項所述之閃光燈控制電路，更包括 有一箝位電路，用以根據一全閃光訊號而箝制該感光電 壓低於該預設電壓，包括有： 一第三電晶體，其汲極接收該感光電壓，源極接收 該全閃光訊號。 8. —種閃光燈控制電路，用以根據一感光電壓與一預設電 壓以控制一閃光燈之發光量，其中該感光電壓係由一光 電晶體所產生之感應電流對一電容充電而產生，其特徵 在於該控制電路閃光燈包括有： 一第一反向器，接收一觸發訊號並將該觸發訊號反 向； 一第一電晶體，其閘極與接於該第一反向器之輸出 端，没極I馬接於該比較器之負輸入端，源極搞接之接地 端，當該觸發訊號為低準位時，形成一放電路徑； 一比較器，接收該感光電壓與該預設電壓，並比較 該感光電壓與該預設電壓，以輸出一比較訊號； 一第一邏輯閘以及一第二邏輯閘，其中該第一邏輯 閘之一端與該比較器以及該第二邏輯閘之輸出端耦接， 用以接收該比較訊號、該觸發訊號以及該第二邏輯閘之 輸出訊號並據以輸出一閃光觸發訊號，該第二邏輯閘接

   第25頁 200536438 六、申請專利範圍 收該反向觸發訊號與該閃光觸發訊號，並將輸出訊號輸 入到該第一邏輯閘；以及 一第二反向器，耦接於該第一邏輯閘之輸出端，用 以將該閃光觸發訊號反向。 9 .如申請專利範圍第8項所述之閃光燈控制電路，其中該 第一邏輯閘與該第二邏輯閘係為一反及閘（NAND)。 1 0 .如申請專利範圍第8項所述之閃光燈控制電路，更包括 有一單擊電路耦接於該第一反向器之輸出端。 1 1.如申請專利範圍第8項所述之閃光燈控制電路，更包括 有一箝位電路，用以根據一全閃光訊號而箝制該感光 電壓低於該預設電壓，包括有： 一第二電晶體，其汲極接收該感光電壓，源極接 收該全閃光訊號。

   第26頁