TW200534168A - Method and apparatus for remote flashing of a bios memory in a data processing system - Google Patents

Description

200534168 五、發明說明（υ 發明所屬之技術領域 本發明是有關於一種更新資料處理系統的基本輪入輸 出系統（B I 0 S )的方法，且特別、是有關於一種遠端更新BI〇s 的方法，這種方法不着為每一種作業系統撰寫B I 0S更新程 式，且在BIOS更新失敗後仍可作遠端更新。 先前技術 一般而言，欲對一資料處理系統，例如電腦進行B I 〇 s 更新時，皆需在作業系統能正常工作的條件>卞進行，只要 自我開機4貞測（Power On Self Test, POST)不完整或作業 系統（Operating System)無法正常執行之情況下，則將會 導致無法執行遠端B I 0 S更新作業。 請參照圖1 ，所繪示係習知技術中電腦進行β I 〇S更新 時的流程示意圖。更新Β I 〇S步驟開始（步驟1 1 0 )時，首先 啟動資料處理系統（步驟1 〇 2 )，並做自我開機偵測（步驟 1 0 4 )。若自我開機偵測成功（步驟1 〇丨），則進入作業系統 (例如DOS，Microsoft Windows, Li nux，etc·)(步驟 1 0 6 )。當系統進入作業系統後，若遠端終端使用者要求更 新BIOS(步驟103)，則先傳送BIOS映像檔（步驟108)，判斷 BIOS映像檔是否正確（步驟105)，再執行更新程式（步驟 1 12)，並在完成更新後重新啟動系統（步驟1 14)。若M〇s 映像檔不正確，則通知遠端操璉平台（步驟1 1 6 )並結束流 程（步驟120)。另一方面’若遠端終端使用者並無要求更 新Β I 0S，則結束流程（步驟1 2 0 )。由此可知，習知技術中

12936twf.ptd 第10頁 200534168 五、發明說明（2) 一旦更新B I 0S步驟啟動且自我偵測機制失敗，作業系統便 無法運作，此時便無法再作遠端B 1 0 s更新。 在習知技術的硬體設置方、面、，請參照圖5所繪示習知 中更新BIOS的區塊示意圖。圖中顯示一遠端操縱平臺502 透過乙太網路5 0 4及網路介面卡5 0 6傳達終端使用者欲更新 B I 0 S的信息，這樣的指令由系統處理器5 2 2作資料處理運 算，配合系統快閃記憶體5 2 4及系統隨機存取記憶體52 6提 供記憶體空間配置，以更新系統的B I 0S。此種接收遠端指 令更新B I 0S的設置，由於資料處理系統與網^"落之間的信息 傳遞必需經過系統處理器5 2 2之通道，意即必須在作業系 統正常運作的情況之下才能順利完成B I 0S更新。，另一方 面若系統突然斷電，或存在其它因素而造成BIOS更新失 敗，則系統處理器5 2 2在B I 0 S更新失敗之後的重新啟動作 業時便無法再啟動’思即無法再與遠端操縱平臺5 〇 2透過 網路來更新BIOS ; 曼内—容 :一 因此本發明的目的就是在提供一種方式以允許遠端指 示電腦進行更新BIOS的工作:，且提供另一種解決方案，以 處理因B I 0 S更新失敗後而導致無法再次遠端更新b I 〇 $的問 題。 本發明的再一目的是提供一種BIOS更新系統，利用遠 端挺供欲更新取代的BIOS映像槽，以一微處理器為橋標在 不透過作業系統的情況下，直接或間接更新β丨〇 s並重^斤啟

200534168 五、發明說明（3) 動資料處理系統。 為達上述之目的，本發明提供一種資料處理系統，適 用於以一遠端指令更新一可重、寫記憶體。該資料處理系統 包括一遠端操縱平臺、一第一微處理模組、一第二微處理 模組、一網路、以及一網路介面。其中該遠端操縱平臺提 供更新指令及更新内容，透過網路的傳輸及網路介面的轉 換，由第一微處理模組連接網路介面、接收指令並執行後 續步驟，以更新可重寫記憶體。在本發明中的可重寫記憶 體位於第二微處理模組中，例如為中央處理^器中的可重寫 B I 0S記憶體，經由第一微處理模組的作業，在不透過第二 微處理模組而直接更新該可重寫記憶體（B I 0 S )，若此第 一微處理模組不支援直接更新該可重寫記憶體，亦可用另 一間接方式，連接至第二微處理模組透過BIOS的Boot B 1 ock更新該可重寫記憶體。本發明中的第一微處理模組 包括第一微處理器及第一暫存器，通常第一微理處器為電 腦中除了中央處理器之外的微處理器，而第一暫存器通常 為與第一微處理器對應之記憶體，.例如為快閃記憶體、隨 機存取記憶體等。本發明中以第一微處理器為橋樑，配合 耦接的第一暫存器，接收透:過網路傳送的遠端指令及更新 内容，更新例如為中央處理器中的B I 0S記憶體，由於負責 執行更新指令的第一微處理器與接受更新記憶體對應的第 二微處理器及其對應的第二暫存器（包括例如快閃記憶 體，隨機存取記憶體等）相互獨立，故第一微處理器可以 直接或間接的方式來更新第二微處理器的可重寫記憶體，

12936twf.ptd 第12頁 200534168 五、發明說明（4) 不管直接或間接都與作業系統無關，並且在更新失敗後， 遠端操縱平臺仍可透過第一微處理器再重新執行更新指 令，至系統恢復作業為止。、* 此外，以直接的方式甚至不透過第二微處理器，而可 隨時更新第二微處理器的可重寫記憶體。 為讓本發明之上述和其他目的、特徵、和優點能更 明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作 詳細說明如下： >v . 實施方式 本發明提出一種允許遠端操縱平臺，指示電腦進行更 新BIOS的工作，且提供另一種解決方案，以處理因BIOS更 新失敗後而導致無法再次更新B I 0 S的問題。而此種B I 0 S更 新系統，利用遠端提供欲更新取代的B I 0S映像檔，以一微 處理器為橋樑在不透過作業系統的情況下，完成系統B I 0S 的更新及成功重新啟動資料處理系統。 本發明的目的在提供另一管道進行遠端B I 0 S更新，意 即一微處理器當做更新B I 0S的橋樑工具；由於該種微處理 器具有資料暫存功能（通常包括例如快閃記憶體、隨機存 取記憶體），當遠端管理者下BIOS更新指令時，便可藉由 該微處理器執行遠端更新BIOS的功能。 本發明中的技術係可利用i接或間接的方式來遠端更 新BIOS. 直接的方式需在微處理器與系統可重寫記憶體有 一介面，此一微處理器可在任一時間更新B I 0 S。若系統無

12936twf.ptd 第13頁 200534168 五、發明說明（5) 此一介面，便可利用間接方式來更新B丨〇S。間接方式利用 BIOS自身的啟動區塊（BOOT block)之程式碼更新Bi〇s，因 此不需等到POST結束子後才更、新BI0S，此外更因啟動區塊 之程式碼係系統出廠彳复便不能變更，使得啟動區塊具有不 被破壞之特性，且確保可再次更新β丨〇s的可能性。 請參照圖2，其繪示依照本發明中一較佳實施例之間 接更新的B I 0 S工作流程示意圖。系統中的B丨〇 s為一可重寫 °己體’其中儲存開機區塊碼，在每一次重新啟動系統時 均需執行B I 0S程序。在本發明所揭露的遠端^更新方法中， B I 0S之工作流程如圖2所繪示。首先在執行β丨〇s開機區塊 碼時（步驟2 〇 2 )，若遠端要求執行b I 〇 S更新（步驟2 0 3 )，則 自微^理器相關暫存器中讀取BI0S映像檔（步驟2〇4)，其 係由遠端操縱平臺透過網路及網路介面傳送而來。當B丨〇 S 映像播項取完成後，檢視B I 〇S映像檔的内容是否正確（步 驟2 0 5^。若不正碟，則告知微處理器映像播不正確（步驟 2 14)右正確，則進、BI〇s更新程序的執行（步驟2〇6)。不 ^更！!程序係成功（步驟2〇8)或失敗（步驟216)，均告知微 处理裔，若成功，便逕行重新開機（步驟2丨2 )。 # ^ ί本發明中，當系統管理者欲進行遠端更新BIOS時， ΐ j j端操縱平臺下更新BI〇S的指令給欲更新BIOS的系統 $的食女處理器。該微處理器在接收到指令後可直接更新 圖3A)，或等待與…“啟.區塊（Boot Block)溝通 /31。首先參考圖巧。。微處理器是否接收到bi〇s更新 曰7 v驟3 0 3 )，若是，便藉由微處理器當成橋樑汲取

12936twf.ptd $ 14頁 200534168 五、發明說明（6) B I 0 S映像槽（步驟3 0 2 )。汲取B I 0 S映像槽完成且判別該映 像檔正確（步驟3 0 5 )後，將此正確訊息傳達至微處理器， 且進入B I 0 S更新程序（步驟3 0 4 )。‘更新結束後判別更新作 業是否成功（步驟3 0 7 )，傳成功或失敗的訊息回該遠端控 制平台（步驟3 0 6、3 1 4 )，若更新成功則重新啟動系統（步 驟3 0 8 )並結束直接式的B I 0 S更新微處理器流程（步驟 3 2 0 )。若針對間接式的微處理器流程，意即微處理器在接 收到指令後需配合B I 0 S啟動區塊一起來完成β I 〇 s更新，則 參考圖3Β，其中在判別BI〇s映像檔是否正確\步驟3〇5)之 後’與直接式流程不同的是先重新啟動系統（步驟3〇8)， 並等待Bi〇j啟動區塊詢問是否要更新BI0S(步驟3〇9)， 給BI〇s啟動區塊牛傳送BI0S映像權 程式碼告知更新結ί馬待BI0S啟動區塊 驟306)或失敗（步驟3uf，W知W控制台更新成功（步 (步驟3 2 0 )。 ）並〜束間接式的微處理器流程 本發明中不論採… 遠端操縱平臺觀察時，f接式或間接式微處理器模式，自 示意圖。當終端^用.义考圖4所示之遠端操縱平台流程 若檢查出BIOS正在谁"要求遠端更新“03時（步驟4 02)， 在更新」的訊息（步驟$更新（f·/驟40 3 )，則顯示「BIOS正 更新指令至微處理器 ^4) ’ SBI0S並無進行更新，則下 BIOS映像檔至微處^ v驟4 04 )。接著遠端操縱平台傳送 恭（步驟4 0 6 )，且判別微處理器接是

12936twf.ptd 第15頁 200534168 五、發明說明（7) 否接收到正確的B I 0 S映像檔（步驟4 〇 5 )’傳送完畢之後確 認更新是否成功（步驟4 0 7 )，以顯示更新成功訊息（步驟 4 0 8 )。若更新失敗，則決定再、次嘗試更新（步驟4 〇 9 )或顯 示「B I 0S更新失敗」m息（步驟4 1 2 )。若微處理器接收到 不正確的B I 0 S映像檔，則決定是否再傳送一次（步驟 4 0 1)。 請參照圖6 B，係本發明所揭露的直接式遠端B I 0 S更新 系統區塊圖。本發明提供的系統架構方塊示意圖中，遠端 縱操平臺6 0 2透過乙太網路6 0 4及網路介面卡^06溝通時， 不透過資料處理系統中負責執行作業系統的系統微處理器 622(中央處理單元CPU)交換資料，而是經由另一微處理器 6 1 2做資料交換以及執行更新B I OS相關作業。此微處理器 6 1 2的程式碼存放在微處理器快閃記憶體6 1 4，自遠端操縱 平臺6 0 2接收的更新B I 0 S映像檔，則暫存在微處理器隨機 存取記憶體6 1 6，微處理器與系統快閃有一直接介面6丨3， 使微處理器甚至在系統處理器6 2 2失效的情況下，或作業 系統處於失能狀態下，仍得以成功進行更新B I 〇 S的作業。 請參照圖6 A，係本發明所揭露的間接式遠端B丨〇s更新 系統區塊，。此系統構建與直接式遠端B丨〇 S系不同之處在 於微處理，6 1 2與系統快閃記憶體6 2 4間並無直接的介面 存在，而疋經由系統微處理器（中央處理單元[p ^ ) 6 2 2，及 5 Ϊ 3 t :記憶體6 2 6，以及存在系統快閃記憶體中的 ϋ f 〇〇t M〇Ck) 6 24來完成遠端以⑽的更新。 思P使作業糸統處於失能狀態，仍得以成功進行更新B丨〇s

12936twf.ptd 第16頁 200534168 五、發明說明（8) 作業。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技、藝者，在不脫離本發明之精 神和範圍内，當可作盛許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。

12936twf.ptd 第17頁 200534168 圖式簡單說明 圖1是依照習知技術所繪示之遠端B I 0S更新流程示意 圖。 圖2是依照本發明中一較佳實施例所繪示之間接式 B I 0 S更新工作流程示i圖。 圖3 A是依照本發明中一較佳實施例所繪示之直接式微 處理器工作流程示意圖。 圖3 B是依照本發明中一較佳實施例所繪示之間接式微 處理器工作流程示意圖。 圖4是依照本發明中一較佳實施例所繪^之遠端操縱 平台工作流程示意圖。 圖5是依照習知技術所繪示之B I 0 S更新系統區塊示意 圖 圖6 A是依照本發明中一較佳實施例所繪示之間接式的 遠端B I 0S更新系統區塊示意圖。 圖6 B是依照本發明中一較佳實施例所繪示之直接式的 遠端B I 0 S更新系統區塊示意圖。 圖式標記說明 502 遠 端 操 縱 平 臺 . 504 乙 太 網 路 506 網 路 介 面 卡 522 系 統 處 理 器 (中央處理I元CPU) 524 系 統 快 閃 記 憶體 526 系 統 動 態 存 取記憶體

12936twf.ptd 第18頁 200534168

圖式簡單說明 602 遠 端 操 縱 平 臺 604 乙 太 網 路 606 網 路 介 面 卡 6 12 微 處 理 器 L 614 微 處 理 器 快 閃 記 憶 體 616 微 處 理 器 動 態 存 取 記憶體 622 系 統 處 理 器 (中央處理單元） 624 系 統 快 閃 記 憶 體 626 系 統 動 態 存 取 記 憶 體 12936twf.ptd 第19頁

Claims (1)

1. 200534168 六、申請專利範圍 1 . 一種資料處理系統裝置，利用遠端指令執行一可重 寫記憶體的一更新作業，包括： 一遠端操縱平臺，； 、， 一網路； ‘ 一網路介面； 一第一微處理器； 一第一暫存器； 一第二微處理器；以及 一第二暫存器； 、 其特徵在於該遠端操縱平臺透過該網路及該網路介面 以該第一微處理器為橋樑，利用該第一暫存器的暫存功能 存放該遠端操縱平臺傳送之該更新作業的内容，配合該第 二暫存器更新該第二微處理器相關之該可重寫記體。 2. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該遠端操縱平臺（Remote Console)包括一遠端資料處 理系統。 3. 如申請專利範圍第2項所述，之資料處理系統裝置， 其中該遠端資料處理系統係下列至少其中之一：桌上型電 腦（desktop)、筆記型電腦（laptop computer)、以及饲月良 器（server) 〇 4. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該網路包括一乙太網路（Ethernet)。 5. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該網路包括一區域網路（Local Area Network,

   12936twf.ptd 第20頁 200534168 六、申請專利範圍 LAN)。 6. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該網路介面包括一網路介、面卡（Network Interface Card， NIC) ° ^ 7. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該第一暫存器包括一快閃記憶體及一隨機存取記憶體 至少其中之一。 8 . 如申請專利範圍第1項所述之資料處理系統裝置， 其中該第一微處理器包括一中央處理單元（Central Processing Unit, CPU) 〇 9. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該第二暫存器包括一快閃記憶體及一隨機存取記憶體 至少其中之一。 10. 如申請專利範圍第9項所述之資料處理系統裝置， 其中該第一微處理器透過該第二微處理存取該快閃記憶體 執行該更新作業。 1 1 . 如申請專利範圍第9項所述.之資料處理系統裝置， 其中該第一微處理器直接存取該快閃記憶體以執行該更新 作業。 _ ： 12. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該可重寫記憶體包括基本輸出輸入系統（B a s i c， I nput/Output System, BIOS)晶片。 1 3 . 如申請專利範圍第1 2項所述之資料處理系統裝 置，其中該可重寫記憶體包括二個可程式部分，其中任一

   12936twf.ptd 第21頁 200534168 六、申請專利範圍 該些可程式部分於該可重寫記憶體作業時包含該可重寫記 憶體軟體的一複本，且於該更新作業時僅針對不處於啟動 狀態的該可程式部分更新。、* 14. 如申請專利範x圍第1 2項所述之資料處理系統裝 置，其中該可重寫記憶體包括EEPROM。 15. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該資料處理系統係一電腦系統。 16. 如申請專利範圍第1項所述之資料處理系統裝置， 其中該資料處理系統係一電腦網路系統。\ 17. —種更新基本輸入輸出系統（Basic Input/Output System, BIOS)的方法，於一 BIOS記憶體處於一非更新狀 態時執行，該方法包括： 自一第一微處理器汲取一BIOS映像檔，其中該BIOS映 像檔係由一遠端操作平臺傳送，暫存於該第一微處理器相 關的一第一暫存器中； 判別該B I 0 S映像檔是否正確； 若該BIOS映像檔正確則告知該。第一微處理器該BIOS映 像檔係正確； 若該BIOS映像檔不正確:，該第一微處理器向該遠端操 作平臺要求再次傳送該BIOS映像檔； 進入一更新程序，該處理器將該B I 0 S映像檔透過一第 二微處理器及其相關的一第二暫存器將BIOS寫入該BIOS記 憶體； 判別該更新程序是否成功，

   12936twf.ptd 第22頁 200534168 六、申請專利範圍 傳達該更新程序成功與否的訊息至該第一微處理器； 以及 重新啟動該系統。 、. 18. 如申請專利範i圍第1 7項所述之方法，其中該第二 微處理器係一中央處理單元（Central Processing Unit， C P U ) ° 1 9 . 如申請專利範圍第1 7項所述之方法，更包括於重 新啟動該系統後執行一自我開機偵測程序（P 〇 w e r 0 n S e 1 f Test， POST)。 〜 20. 一種更新可重寫記憶體的方法，其中一可重寫記 憶體所屬負責執行作業系統的一第一微處理器利用一第二 微處理器及一暫存器，重覆檢查自遠端透過網路傳送的一 更新内容，確認正確後將該更新内容存入該暫存器中，經 由該第二微處理器的作業寫入該可重寫記憶體。 2 1. 如申請專利範圍第2 0項所述之更新可重寫記憶體 的方法，其中該第一微處理器係一中央處理系統（C e n t r a 1 Processing Unit, CPU) o 22. 如申請專利範圍第2 0項所述之更新可重寫記憶體 的方法，其中該暫存器包括，一快閃記憶體。 23. 如申請專利範圍第2 0項所述之更新可重寫記憶體 的方法，其中該暫存器包括一隨機存取記憶體。 24. 如申請專利範圍第2 0項’所述之更新可重寫記憶體 的方法，其中該網路係一乙太網路。 25. 如申請專利範圍第2 0項所述之更新可重寫記憶體

   12936twf.ptd 第23頁 200534168__ 六、申請專利範圍 的方法，其中該網路係一區域網路。 2 6. —種資料處理系統，適用於以一遠端指令更新一 可重寫記憶體，包括： 、* 一遠端操縱平臺丨提供該遠端指令及一更新内容； 一第一微處理模組； -一第二微處理模組’與該可重寫記憶體相關’轉接至 該第一微處理模組； 一網路；以及 一網路介面，耦接該網路及該第二微處^里模組。 27. 如申請專利範圍第2 6項所述之資料處理系統，其 中該第一微處理模組包括： 一第一微處理器，辆接至該網路介面；以及 一第一暫存器，耦接至該第一微處理器。 2 8. 如申請專利範圍第2 7項所述之資料處理系統，其 中該第一暫存器包括一快閃記憶體及一隨機存取記憶體至 少其中之一。 2 9. 如申請專利範圍第2 6項所述之資料處理系統，其 中該第二微處理模組透過該可重寫記憶體啟動作業系統， 包括： 一第二微處理器，耦接至該第一微處理器；以及 一第二暫存器，耦接至該第二微處理器。 3 0. 如申請專利範圍第2 6項’所述之資料處理系統，其 中該第二微處理模組透過該可重寫記憶體啟動作業系統， 包括：

   12936twf.ptd 第24頁 200534168 六、申請專利範圍 一第二微處理器，耦接至該第一微處理器；以及 一第二暫存器，耦接至該第_微處理器及該第二微處 理器。 V &. 3 1^ 如申請專利範1圍第2 7項所述之資料處理系統，其 中該第二暫存器包括一快閃記憶體及一隨機存取記憶體至 少其中之一。 3 2〕如申請專利範圍第2 7項所述之資料處理系統，其 中該第二微處理器係一中央處理單元（c e n t r a i Processing Unit, CPU) o 3 3二如申請專利範圍第2 6項所述之資料處理系統，其 中該遠端操縱平臺包括一遠端資料處理系統。 3 4·如申請專利範圍第2 6項所述之資料處理系統，其 中该網路包括一乙太網路（Ethernet)。 /5/ 如申請專利範圍第2 6項所述之資料處理系統，其 中。亥、、罔路匕括一區域網路Area Network, LAN)。 3 6 ·如申請專利範圍第2 6項所述之資料處理系統，其 Λ罔路"面包括一網路介面卡（Network Interface Card, NIC) 〇

   第25頁