TW200529404A - Two-way electrostatic discharge protection device - Google Patents
Two-way electrostatic discharge protection device Download PDFInfo
- Publication number
- TW200529404A TW200529404A TW93104411A TW93104411A TW200529404A TW 200529404 A TW200529404 A TW 200529404A TW 93104411 A TW93104411 A TW 93104411A TW 93104411 A TW93104411 A TW 93104411A TW 200529404 A TW200529404 A TW 200529404A
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- electrostatic discharge
- protection device
- patent application
- discharge protection
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 8
- 210000002784 stomach Anatomy 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 241000283690 Bos taurus Species 0.000 description 1
- 235000014443 Pyrus communis Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 108090000765 processed proteins & peptides Proteins 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000010396 two-hybrid screening Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
200529404 五、發明說明（1) [發明所屬之技術領域] 本發明係有關於一種靜電放電防護裝置，特別是有關 於一種具有雙向靜電放電防護能力之矽控制整流器之靜電 放電防護裝置。 [先前技術] 靜電放電（Electrostatic Discharge，以下以ESD 簡 稱）係普遍存在於積體電路之量測、組裝、安裝及使用過 程中。其造成積體電路損壞的可能，並間接影響電子系統 的功能。然形成ESD應力的原因，最常見的是以三種模型 來解釋：（1)人體模型（human body model):這是以美軍 軍事標準883 號方法3015. 6(MIL-STD-883, Method 3015.6) 所界定之模型，係指人體所帶靜電碰觸積體電路的接腳時 造成之ESD應力；（2)機器模型（machine model):係指機 器所帶靜電碰觸積體電路接腳時所造成之ESD應力，現有 工業標準EIAJ-IC-121 method 20界定之量測方法；（3)電 件模型（charge device m〇del):係指一原已帶有電 荷的積體電路在隨後的過程中，接觸導電物質接地，因此 對積體電路形成一 E S D脈衝路徑。 在目前一般之技術中，提供了許多解決靜電放電問題 的方法。美國專利編號U S 5 0 1 2 3 1 7揭露了 一種靜電放電保痛. 護，路。美國專利編號US54 6 5 1 8 9揭露了另一種靜電放電 =^電路。苓閱第1圖，第丨圖係顯示於傳統抗靜電之半導 =扃置之剖面圖。P型摻雜區15、N型井區12和卩型基底n :刀別構成一PNP雙載子電晶體qi之射極、基極和集
200529404 丨丨 — 五、發明說明（2) 極。N型井區12、p型基底n及 -綱雙載子電晶體Q2之集 二雜："，分別構成 16及P型摻雜區15係電性搞接至==極另摻雜區 區14則與P型摻雜區13電性相接至〜電位18另外’ N型摻雜
雙載子電晶體及NPN雙載子電晶體# & 述之PNP 器。 又秋丁电日日體係組成一矽控制整流 第2圖係顯示第！圖之半導體裝置之等效電路圖中 之。阻sub代表P型基底11之阻抗，電㈣代表N型井區u 之=抗。$接合墊19及Vss之間因為單一電性電荷之累浐 二生7定程度之電位差時，p型基底11之漏電流所產‘ 之電位差將造成NPN雙載子電晶體Q2導通。當NPN雙 晶體Q2導通時，流經電阻I之電流將導致pNp … 體Q1導通。結果，在PNP雙載子電晶體Q1與肿1^雙m子電曰曰曰 體Qj彼此之正回饋效應下，能夠釋放於接合墊丨9所出現: 大量ESD電流，藉此得以保護半導體裝置其内 受靜電應力之損壞。 凡件不 第3圖係顯示傳統矽控制整流器之丨—v曲線圖。當石夕控 制整流器在產生閉鎖前為關閉狀態，當施加電壓超過觸發 電壓Vt (triggering v〇ltage )時，矽控制整流器即發^ 上述閉鎖效應而導通，因此上述電壓將降至一維持電壓Μ (holding voltage )，然後，大部分之電流將經由導i通 之石夕控制整流器而迅速排除以^電流。 、 然而’由第3圖可知，傳統矽控制整流器於接合墊丄9 處的信號只可以是正電壓（大於〇 )。一旦需要傳送雙向之 0492-9306twf(nl)；91-055;robert.ptd 第6頁 200529404 五、發明說明（3) 信號（可以大於或小於0)時，便必須能夠防止τ上 夂極j生、 負極性之過度ESD電流破壞I C中的元件。而存杨 M及 防 % 1寻統Am 一 護電路中，並沒有如此的功能。 [發明内容] 有鑑於此，為了解決上述問題，本發明主要 提供一種雙向的ESD防護電路，不單是防止正扛&目的在於 ESD衝擊對I c所可能造成的損害，而且可以防止 ％ &的 壓的ESD衝擊所可能造成的影響。 負極性電 另外，根據本發明所提供之雙向ESD防護電路 括一觸發網路，用以加速雙向E S D防護電路開仏 ’更包 間。 ]始放電之時 為獲致上述之目的，本發明提出一種雙向# ^ 護裝置，適用於接合墊。第一第二型井區以及^電，電防 井區係分別形成於第一梨半導體基底。第一第—^第二型 以及第一第二型摻雜區係形成於第一第二型井型摻雜區 於參考位準。第二第一型摻雜區以及第二第二:’▲並耦接 形成於第二第二型井區，並耦接於接合墊。第二區係 成於第一型半導體基底。觸發網路係：：：摻 第 1摻雜區與上述參考位準之間。 弟一 [實施方式] 實施例： 雙 之 芩閱第4圖，第4圖係顯示根據本發明實施例所 rn;電防護裝置之别面圖。根據本發明實施例所述 月f電放電防護裝置，包括—P型半導體基底4〇，N型井區
0492.9306twf(nl)；9i.〇55;r〇bert>ptd
200529404 五、發明說明（4) 42A以及42B係形成於？型半導體基底4()表面 I6 νχΛ7! 744Α # ^ ^ /Λ ^2B ^ , # ^46B ^ ^ ^ ^ ^4Β „ „ ^ 型半導體基底40以及Ν以區m構成一正向石夕井控 器；另外，ρ型摻雜區46Α、Ν型井區42A、PH 40以及N型井區42B構成一反向石夕控制整流哭。牛 >肽基底 :;卜’：=49係耗接於p型摻雜_與參考位準 J之間，用以加速正向矽控制整流器以 流器之一者的導通時間。 J ^ &制整 第5A圖至第5D圖係分別描述觸發網路“之可能 2接：圖：示，節點“_至p型摻雜區48，而節 〜 ίϊΓ考位準Vref。如第5A圖所示，觸發網路49可為二 :谷，或者為如第5B圖所示之串接電阻β以及電容C。另 ^卜’觸發網路49可為_S電晶體M0S以及電所構成 第5C圖所示。刪s電晶體M〇s具有耦接於p型摻雜區μ以^ 2位準Vref之間之源/沒極以及閘極，而電㈣係耗接於 甲=及參考位準Vref之間。3外，於酬s電晶體舰之 閘極與P型摻雜區48之間，可實際再增設一電容，如第讣 ^斤示再者，於第5C圖與第5D圖中所示之nm〇S電晶體 M0S ’其半導體結構之基底係電性浮接。 立。错由設置觸發網路49，能夠提供p型半導體基底4〇内 邠電流一個臨時之電流路徑，使得靜電放電防護裝置之正
〇492-9306twf(nl)；9l-〇55；r〇bert.ptd
200529404
五、發明說明（5) 向矽控制整流器以及反向矽控制整流器能夠於較I μ 士 τ入卞的時間 導通，因此，使得靜電放電防護裝置能夠提早發揮作用 減少内部電路受到靜電應力破壞的機會。 第6圖係顯示根據本發明實施例第4圖所示之雔& ^ <雙向靜電
放電防護裝置之等效電路圖。圖中之電阻Rsub代表p型基底 40之阻抗，電阻Rnwl代表N型井區42B之阻抗，而電 表N型井區42A之阻抗。當接合墊47與Vref之間因為正nw^性 電荷之累積而產生一定程度之電位差時，P型基底4 〇之漏 電流所產生之電位差將造成NPN雙載子電晶體〇_丨導通。/者 NPN雙載子電晶體Qnpnl導通時，流經電阻Rnwl之^1流將、導致田 PNP雙載子電晶體Qpnpl導通。結果，在PNP雙載子電晶體q 與NPN雙載子電晶體Qnpnl彼此之正回饋效應下，能夠_釋放二 接合墊47所出現之大量ESD ……田牧贫㈣ 與Vre f之間因為負電性電荷之累積而產生一定程度之電^ 差時’ P型基底40之漏電流所產生之電位差將造成^pN雙^ 子電晶體Q_2導通。當NPN雙載子電晶體Q_2導通時，流^ 電阻匕心之電流將導致PNP雙載子電晶體q導 姓 在PNP雙載子電晶體q_2與肿^^雙 、、、口果 二所出現之大_負電
能夠保護半導體裝置其；： 電防護裝置’ 應力之損壞。 兀件不文正向以及負向靜1 防護 第7圖係顯示根據本 裝置之I - V曲線圖。 發明實施例所述之雙向靜 當石夕控制整流器在產生閉 電
200529404 五、發明說明（6) 為關閉狀態，當施加之正電壓超過正觸發電壓（+v t ) (triggering voltage )時’矽控制整流器即發生上述閉 鎖效應而導通’因此上述電壓將降至一維持電壓（+Vh ) (holding voltage )，然後，大部分之正電流將經由導 通之石夕控制整流器而迅速排除ESD電流。當施加之^電壓 超過負觸發電壓（-Vt )時，矽控制整流器即發生上述閉 鎖效應而導通，因此上述負電壓將上升至維持電壓（—vh )，然後，大部分之負電流將經由導通之矽控制整流器而 迅速排除ESD電流。 綜上所述，根據本發明所述之雙向靜電放電防譁穿 置:不僅能夠防止正極性電壓的ESD衝擊對Ic所可==成 的損害，而且可以防止負極性電壓的ESD衝擊 的影響。有效的解決傳統技術所遭遇之問題。 本發明所揭露之觸發網路能夠大幅縮短雙 ^ 裝置内部之整流器導通所需之時間，: 電路受到靜電應力破壞的機會。 大巾…内部 本發明雖以較佳實施例揭露如上，然其並非 本务明的範圍’任何孰 頊技蓺者在 义
锖，和耗圍内，當可做些許的更動與潤飾，因 保濩範圍當視後附之申請專利範圍所界定者為準。X
200529404
為使本發明之上述目的、特徵和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 圖示說明： 第1圖係顯示於傳統抗靜電之半導體裝置之剖面 第2圖係顯示第1圖之半導體裝置之等效電路圖。回。 第3圖係顯示傳統矽控制整流器之丨曲線圖。 第4圖係顯示根據本發明實施例所述之雙向 防護裝置之剖面圖。 θ电欲電 第5A圖至第5D圖係分別描述根據本發明實施 觸發網路之可能電路結構。 〗π现之 第6圖係顯示根據本發明實施例第4圖 放電防護裝置之等效電路圖。 不之又向靜電 第7圖係顯示根據本發明實施例所述之雔 ^ 防護裝置之I -V曲線圖。 又向靜電放電 符號說明： 1 1、4 0〜P型基底 1 2、42A、42B〜N型井區 13、 15、46八、466、48〜？型摻雜區 14、 16、44A、44B 〜N 型摻雜區 。口 1 8〜V s s電位 1 9、4 7〜接合墊 4 9〜觸發網路 A、B〜節點
0492-9306twf(nl);91-055;robert.ptd 第11頁 200529404 圖式簡單說明 c〜電容 M0S〜M0S電晶體
雙載子電晶體 雙載子電晶體 w〜電阻 Φ 0492-9306twf(nl);91-055;robert.ptd 第12頁
Claims (1)
- 200529404 六、申請專利範圍 1. 一種雙向靜電放電防護裝置，適用於一接合墊，包 括： 一第一型半導體基底； 一第一第二型井區以及一第二第二型井區，形成於上 述第一型半導體基底； 一第一第一型摻雜區以及一第一第二型摻雜區，形成 於上述第一第二型井區，並耦接於一參考位準； 一第二第一型摻雜區以及一第二第二型摻雜區，形成 於上述第二第二型井區，並耦接於上述接合墊； 一第三第一型摻雜區，形成於上述第一型半導體基 @ 底；以及 一觸發網路，耦接於上述第三第一型摻雜區與上述參 考位準之間。 2. 如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述第一第一型摻雜區、第一第二型井區、第一 型半導體基底以及第二第二型井區構成一第一矽控制整流 器。 3. 如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述第二第一型摻雜區、第二第二型井區、第一 型半導體基底以及第一第二型井區構成一第二矽控制整流 器。 4. 如申請專利範圍第3項所述之雙向靜電放電防護裝 置，其中上述觸發網路係用以縮短上述第一矽控制整流器 以及第二矽控制整流器之一者導通時所需之時間。0492>9306twf(nl);91-055;robert.ptd 第13頁 200529404 六、申請專利範圍 5. 如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述觸發網路包括串接之電阻以及電容。 6. 如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述觸發網路為一電容。 7. 如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述觸發網路包括： 一M0S電晶體，具有分別耦接於上述第三第一型摻雜 區以及上述參考位準之源汲極以及一閘極；以及 —電阻，耦接於上述閘極以及上述參考位準之間。 8 ·如申請專利範圍第7項所述之雙向靜電放電防護裝 φ 置，其中上述觸發網路更包括一電容，耦接於上述閘極以胃 及上述第三第一型摻雜區之間。 9.如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述第一型為P型。 1 0 .如申請專利範圍第1項所述之雙向靜電放電防護裝 置，其中上述第一型為N型。 1 1 . 一種雙向靜電放電防護裝置，適用於一接合墊， 包括： 一P型半導體基底； 一第一 N型井區以及一第二N型井區，形成於上述P型 _ 半導體基底； 一第一P型摻雜區以及一第一N型摻雜區，形成於上述 第一 N型井區，並耦接於一參考位準； 一第二P型摻雜區以及一第二N型摻雜區，形成於上述0492-9306twf(nl);91-055;robert .ptd 第14頁 200529404 六、申請專利範圍 第二N型井區，並耦接於上述接合墊； 一第三P型摻雜區，形成於上述P型半導體基底；以及 一觸發網路，耦接於上述第彡p型摻雜區與上述參考 位準之間。 1 2 ·如申請專利範圍第1丨項所述之雙向靜電放電防護 裝置，其中上述第一P型摻雜區、第一 N型井區、p型半導 體基底以及第二N型井區構成一第〆矽控制整流器。 1 3 ·如申請專利範圍第丨丨項所述之雙向靜電放電防護 裝置’其中上述第二p型摻雜區、第二N型井區、P型半導 體基底以及第一 N型井區構成一第二矽控制整流器。 14·如申請專利範圍第13項所述之雙向靜電放電防護 裝置，其中上述觸發網路係用以縮雉上述第一石夕控制整流 器以及第二石夕控制整流哭之一者導通時所需之時間。 1 5 ·如申請專利範圍第丨丨項所述之雙向靜電放電防護 裝置，其中上述觸發網路包括串接之電阻以及電容。 述之雙向靜電放電防護 1 6 ·如申請專利範圍第丨丨項所述之雙向靜電放電防護 裝置，其中上述觸發網路為一電容。 1 7 ·如申凊專利範圍第丨丨項所 裝置，其中上述觸發網路包括·· 一M0S電晶體，具有分別耦接於上述第三P型摻雜區以 及上述參考位準之源汲極以及一閘極；以及 一電阻，耦接於上述閘極以及上述參考位準之間。 18.如申請專利範圍第17項所述之雙向靜電放電防護 裝置，其中上述觸發網路更包括/電谷耦接於上述閘極 第15頁 0492-9306twf(nl);9卜055;robert.ptd 200529404 六、申請專利範圍 以及上述第三p型摻雜區之間。 1 I 0492-9306twf(nl);91-055;robert.ptd 第16頁
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW93104411A TWI243467B (en) | 2004-02-23 | 2004-02-23 | Protective device of two-way electrostatic discharge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW93104411A TWI243467B (en) | 2004-02-23 | 2004-02-23 | Protective device of two-way electrostatic discharge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200529404A true TW200529404A (en) | 2005-09-01 |
| TWI243467B TWI243467B (en) | 2005-11-11 |
Family
ID=37025390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW93104411A TWI243467B (en) | 2004-02-23 | 2004-02-23 | Protective device of two-way electrostatic discharge |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI243467B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792915B (zh) * | 2022-01-11 | 2023-02-11 | 晶焱科技股份有限公司 | 雙向靜電放電保護裝置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI475438B (zh) * | 2012-08-13 | 2015-03-01 | Wistron Corp | 旋鈕控制裝置與觸控面板的操作方法 |
-
2004
- 2004-02-23 TW TW93104411A patent/TWI243467B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI792915B (zh) * | 2022-01-11 | 2023-02-11 | 晶焱科技股份有限公司 | 雙向靜電放電保護裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI243467B (en) | 2005-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Duvvury et al. | ESD: A pervasive reliability concern for IC technologies | |
| US5721656A (en) | Electrostatc discharge protection network | |
| JP3411634B2 (ja) | 入力の電源電圧を越える要求動作に関するｅｓｄ保護 | |
| JP3275095B2 (ja) | 集積回路の過渡防護開路 | |
| TW473979B (en) | ESD protection circuit for mixed-voltage I/O by using stacked NMOS transistors with substrate triggering technique | |
| US20130277712A1 (en) | Semiconductor ESD Device and Method of Making Same | |
| CN105556667B (zh) | 用于高hbm esd保护能力的横向二极管和垂直scr混合结构 | |
| US20090268359A1 (en) | Electrostatic discharge power clamp with improved electrical overstress robustness | |
| JPH06163841A (ja) | Ｎｐｎバイポーラトランジスタを用いたｅｓｄ保護 | |
| JPH0855958A (ja) | 静電破壊保護回路 | |
| CN101290933A (zh) | 静电放电保护装置 | |
| CN102270658B (zh) | 一种低触发电压低寄生电容的可控硅结构 | |
| CN101789428B (zh) | 一种内嵌pmos辅助触发可控硅结构 | |
| CN106783806A (zh) | 一种cdm保护电路结构 | |
| CN108091647B (zh) | 自偏压双向esd保护电路 | |
| JPS63151063A (ja) | 静電的放電からの集積回路の保護方法及び保護構造 | |
| KR101547309B1 (ko) | 정전기 방전 보호 소자 및 이를 포함하는 정전기 방전 보호회로 | |
| CN102064173B (zh) | 一种可控硅整流器静电防护器件 | |
| TW200529404A (en) | Two-way electrostatic discharge protection device | |
| CN104143549A (zh) | 一种静电释放保护电路版图及集成电路 | |
| TWI241706B (en) | Circuit design for increasing charge device model immunity | |
| US20180152019A1 (en) | Esd protection circuit with passive trigger voltage controlled shut-off | |
| Ker et al. | Native-NMOS-Triggered SCR With Faster Turn-On Speed for Effective ESD Protection in a 0.13-$ rm murm m $ CMOS Process | |
| Ruth et al. | A CDM robust 5V distributed ESD clamp network leveraging both active MOS and lateral NPN conduction | |
| TW200820413A (en) | ESD protection apparatus and method for forming an ESD protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |