TW200526415A - Inkjet printer having improved ejector chip - Google Patents

Inkjet printer having improved ejector chip Download PDF

Info

Publication number
TW200526415A
TW200526415A TW093114762A TW93114762A TW200526415A TW 200526415 A TW200526415 A TW 200526415A TW 093114762 A TW093114762 A TW 093114762A TW 93114762 A TW93114762 A TW 93114762A TW 200526415 A TW200526415 A TW 200526415A
Authority
TW
Taiwan
Prior art keywords
electrically connected
inkjet
guard ring
substrate
wafer
Prior art date
Application number
TW093114762A
Other languages
English (en)
Other versions
TWI325821B (en
Inventor
George Keith Parish
Kristi Maggard Rowe
John Glenn Edelen
Original Assignee
Lexmark Int Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lexmark Int Inc filed Critical Lexmark Int Inc
Publication of TW200526415A publication Critical patent/TW200526415A/zh
Application granted granted Critical
Publication of TWI325821B publication Critical patent/TWI325821B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541Specific driving circuit
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/015Ink jet characterised by the jet generation process
    • B41J2/04Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/0458Control methods or devices therefor, e.g. driver circuits, control circuits controlling heads based on heating elements forming bubbles
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14016Structure of bubble jet print heads
    • B41J2/14072Electrical connections, e.g. details on electrodes, connecting the chip to the outside...
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14016Structure of bubble jet print heads
    • B41J2/14088Structure of heating means
    • B41J2/14112Resistive element
    • B41J2/14129Layer structure

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

200526415 九、發明說明: 【發明所屬之技術領域】 本發明一般和噴墨印表機有關。本發明尤其是和用於喷 墨印表機之改良噴墨晶片有關。 【先前技術】 1墨印表機利用具有各種電機及機械元件之嘴墨頭使墨 水噴到印刷媒體以形成影像。該喷墨頭包含具有噴射裝置 及噴嘴片之半導體晶片,用以由該噴墨頭噴墨。該晶片亦 具有和該晶片上之噴射裝置耦合之積體電路。該噴射裝置 及電路之適當作用受到該晶片架構影響。通常起始基板材 料的選擇對積體電路之最終價格及作用特性有重大的影 響。 ~ 目别许多製造的噴墨噴射晶片之互補金氧半(CM〇s)積 體電路利用一相當高電阻之磊晶層4覆蓋在相當低電阻之 半晶圓層2上(見圖1)。通常阻擂層6及金屬層8覆蓋在磊晶層 4上。此製造技術使得NM0S及PM0S裝置間的寄生電阻降 低,故實質上降低裝置閉鎖的可能性。但是 阻之㈣4覆蓋在相當低電阻之半晶圓層2上製造; 路’需要另外的材料及製造步驟,而使積體電路成本較高。 +故需要設計-具有令人滿意之電性f及操作特性之改良 噴墨噴射晶片以降低噴墨頭之製造成本。 【發明内容】 上述及其他需求利用包含用以印影像到印刷媒體之喷墨 頭的嘴墨印表機而達成。該噴墨頭包含喷墨晶片,該晶片 93429.doc 200526415 用以使該噴墨頭包含之墨水加熱及激勵。該晶片包含至少 一個用以控制該晶片電作用之電晶體或邏輯裝置等裝置。 依照本發明一態樣,噴墨印表機包含用以印影像到印刷 媒體之噴墨頭。改良之噴墨晶片包含多個發射裝置,用以 使墨水由噴墨頭的噴嘴射向印刷媒體。該晶片之電路控制 一或多個噴射裝置之啟動。該晶片包含至少一個具有電力 及接地連接之作用裝置。該作用裝置包含一基板且無覆蓋 磊晶層。至少一個介電層放在該基板上及至少一個金屬層 和該至少一個介電層及該基板相鄰。該晶片包含一放在該 基板上實質上圍繞該作用裝置之護環。該護環是要在該晶 片作用時防止該作用裝置閂鎖。該晶片亦包含一電源線以 二接地線,其中該電源線用以和該作用裝置電連接以供電 至忒裝置,而該接地線用以和該作用裝置電連接。 【實施方式】 現參照圖2及3,顯示包含噴墨頭12及其他印表元件之噴 墨印表機10。主電腦13傳送影像資料至印表機1〇以印出影 像。印表機控制器14根據主電腦13㈣之影像資料及其他 參數’傳送控制噴墨頭12之各種控制信肪,以在印刷媒 體16印出影像。 + 3貧墨頭12包含嗜墨晶片18 ’噴墨晶片18具有用以依命^ 至印刷媒體16之電架構。多個噴射裝置⑼在啟動時 使墨水經在喷嘴片23上形成之—或多個嘴扣,射到印居 媒選擇性控制以-樣式配置之喷嘴22及噴射们 20 ’以在印刷媒體16上印出所要影像25。可由熱電阻… 93429.doc 200526415 發熱元件)、壓電裝置及類似者選擇喷射裝置20。 依照最佳實施例,噴射晶片18於製造中使用無覆蓋磊晶 層之基板62製造(圖6a及6b)。如前所述,利用低電阻之半晶 圓或基板2(圖1)及覆蓋較高電阻之磊晶層4,於製造含有此 噴墨晶片之噴墨頭時會增加成本及複雜度。利用於基板62 上製造無覆蓋磊晶層之噴墨晶片丨8,可較有效率且低成本 地製造晶片18。但只消除磊晶層4(圖υ可造成如於噴墨啟動 時閂鎖之作用問題。 圖3顯示印表機1〇之墨水匣27。墨水匣27具有噴墨頭部分 29及和墨水匣27之噴墨頭部分29相連的卷帶式自動接合 (TAB)電路26。TAB電路26含有用以提供對噴墨晶片18之電 徑的多個電軌跡24。TAB電路26上之電接觸28提供墨水匿 27及印表機1〇間之電連接。作用時,噴墨頭丨]於噴墨頭以 和印表機10電連接時接收來自印表機控制器14之控制信號 15 ° 依照一較佳實施例,噴墨晶片18包含多個作用裝置3〇及 31 (圖4)作用裝置3〇及31包含但不限於場效電晶體(FET)、 一極仏石夕控整流器(SCR0裝置、邏輯單元等。依照噴墨晶 片18之較佳實施例,選擇數目之作用裝置川及^包含護環 32及33。最佳地,護環32及33圍繞所有作用裝置,包含輸 入/¾出(I/O)裝置及内邵裝置。較佳地護環32及33實質上圍 繞對應作用裝置30或31。因為喷墨晶片18並未包含於基板 上放置之磊晶層,故護環32及33是要禁止類集極特性及在 喷墨晶片1 8作用時防止裝置閂鎖。 93429.doc 200526415 當印表機作用時’裝置30、31控制噴墨晶片18之各種作 用/功能,包-含噴墨裝置20之啟動。圖4之概圖顯示噴射晶 片18之裝置30、3 1範例。要知道在此所述之特定範例及實 施例不是要限制本發明’而由以下之申請專利範圍提供本 發明範圍。 圖4之範例和互補金氧半(CMOS)裝置34對應。如上述, 最好護環32及33實質上圍繞喷射晶片18上之選擇作用裝置 30及31。如所示,CM0S裝置34包含p通道金氧半(pM()s) 電晶體36及η通道金氧半(NMOS)電晶體38。護環32及33大 致包圍該PMOS電晶體36及NMOS電晶體38。最佳地,如前 所述之噴墨晶片18製造中,護環32是η型護環,實質上圍繞 及包含PMOS電晶體36。類似地,護環33是ρ型護環,實質 上圍繞及包含NMOS電晶體38。護環32及33是要在噴射晶片 18作用時防止裝置閂鎖。 繼續該範例,PMOS電晶體36包含閘極44、源極46、沒極 48及體50連接。NMOS電晶體38亦包含閘極52、源極54、汲 極56及體58連接。依照一較佳實施例,於pM〇s&N〇MS電 晶體36及38製造中,體連接50及58和閘極44及52距離約2.4 微米。如圖4所示’ PMOS電晶體36閘極44和NMOS電晶體 38閘極52電連接。PMOS及NOMS電晶體36及38之閘極44及 52亦和共控制輸入60電連接。 繼續參照圖4,PMOS電晶體源極46和電源電連接。 PMOS黾晶體體50亦和電源(Vs)電連接。nMOS電晶體源極 54和接地(gnd)電連接。NMOS電晶體體58亦和接地(gnd)電 93429.doc 200526415 連接。PMOS電晶體沒極48和NMOS電晶體沒極56電連接。 如上述,η型護環32最佳地實質上圍繞PMOS電晶體36,及p 型濩% 3 3實質上圍繞ΝΜΟS電晶體3 8。如圖4所示,最佳地η 型護環32和電源(Vs)電連接。ρ型護環33最佳地和接地(gnd) 電連接。如上述,護環32及33是要在供電至噴射晶片18時 防止裝置閂鎖。 現在到圖5,顯示CMOS裝置34未按比例之平面圖。裝置 34包含包含ρ型植入70及多晶矽閘極66之PMOS電晶體36。 CMOS裝置34亦包含包含η型植入76及多晶石夕閘極74之 NMOS電晶體38。η型護環32實質上圍繞PMOS電晶體36。 同樣地,ρ型護環33實質上圍繞NMOS電晶體38。 現參照圖6a及6b揭示PMOS電晶體36及NMOS電晶體38未 按比例之剖面圖。圖5、6a及6b揭示之範例已簡化,以利於 4㈣作用裝置及11貫射晶片架構’而不是要限制本發明。可使 用各種半導體製造技術形成噴墨晶片1 8之作用裝置3〇及 3 1,如沉積、微影、蝕刻等及其他現有之半導體製造技術。 如圖6a所示,'PMOS電晶體包含基板62。基板62最佳地電 阻約在0.2及0.8 ohm-cm間。將圖6a及6b和圖1之先前技術比 較,可有利地製造作用裝置30及31,而無在ρ型基板62上沉 澱(及接著處理)磊晶層(圖1之層4)之額外步驟。通常是在 0.01至0.02 ohm-cm之低電阻基板2上塗約0.2至0.8 ohm-cm 電阻之磊晶層4。但依照本發明無須如層4之覆蓋磊晶層。 故可較經濟且有效地製造作用裝置30及3丨,因為架構喷墨 晶片1 8需要之·製造步驟及材料較少。 93429.doc -10- 200526415 如圖6 a所tf,Ρ Μ O S電晶體3 6包含多晶碎間極6 6和N型井 68相鄰。P型植入70和閘極66及N型井68相鄰。η型植入護環 32實質上圍繞PMOS電晶體36及防止閂鎖。金屬層72提供護 環32及電壓源Vs(圖4)間之電徑。金屬層72亦和電晶體36 ρ 型植入70接觸,提供至/自電晶體36之電徑。 如以上PMOS電晶體36之描述,NMOS電晶體38亦包含一 或多個介電層64和基板62相鄰。另外在一或多個介電層64 和基板62間未放置插入磊晶層。NMOS電晶體38包含多晶矽 閘極74和基板62相鄰。N型植入76和閘極74相鄰。ρ型護環 33實質上圍繞NMOS電晶體38。金屬層72提供護環42及接地 (gnd)(圖4)間之電徑。金屬層72亦和η型植入76接觸,提供 至/自電晶體38之電徑。要了解圖6a及6b所述架構可包含較 多或較少層及材料,而本發明不受在此所述之任何特定範 例及/或實施例限制。 繼續參照圖6a,PMOS電晶體36包含一或多個介電層64 和基板62相鄰。如上述,在一或多個介電層64和基板62間 未放置插入磊晶層。例如該一或多個介電層64可包含第一 介電場氧化物(FOX),接著是磷硼矽玻璃(BPSG)或磷矽玻 璃(PSG),在此稱為第一介電層61。第一介電層61總組合厚 度較佳地約在1 um至2 um間。 第一金屬72包含鈕鋁(TaAl)、鋰(Ta)、氮化鋰(TaN)、氮 化钽鋁(TaAIN)之加熱材料或這些膜之組合。第一金屬72較 佳地厚度約0.01 um。第一金屬72較佳地包含AlCu金屬導 體,厚度約0.5 um。該一或多個介電層64可包含第二介電 93429.doc -11 - 200526415 層63(在第一金屬之後)。例如,第二介電層63可為氮化矽 (SiN)及碳化矽(SiC)、類鑽石碳(DLC)、矽烷氧化層、旋塗 式玻璃(SOG)、或這些膜之任何組合。第二介電層較佳地厚 度約在0.4 um至0.8 um間。AlCu第二金屬層(未顯示)較佳地 厚度約1 · 1 um。 現參照圖7,顯示部分噴墨晶片1 8範例。如上述,噴墨晶 片1 8包含多個電阻加熱元件及相關電路,用以將經一或多 個噴嘴22噴射之墨水加熱。(圖7顯示一個加熱元件78)。繼 續圖7之範例,熱電源線79和加熱器78之高側80電連接。功 率場效電晶體(FET)84汲極82(NMOS功率FET較佳)和加熱 器78之低侧85電連接。功率FET 84源極86和接地線88電連 接。 如以下之描述,當啟動時功率FET 84作用以切換大量電 流至加熱器78。功率FET 84較佳地作用以切換約100微安至 400微安電流。功率FET 84較佳地包含由約200微米乘50微 米至400微米乘50微米之作用區。如圖7所示,因功率FET 84 作用切換大量電流,故製造之η型護環90實質上圍繞功率 FET 84。 η型護環90是要收集大切換電流所造成自功率FET 84徒 動之電子,該等電子可不利地影響噴墨晶片1 8之邏輯電路 (邏輯FET 92-106)及其他元件。即護環90將功率FET 84和邏 輯FET 92-106隔絕。如圖7所示,護環90亦可製為(如虛線所 示)圍繞加熱器78。要知道噴墨晶片1 8可包含控制喷墨之多 個加熱器、邏輯及功率電晶體,而本發明不應受在此所述 93429.doc -12- 200526415 之任何特定範例或實施例限制。 如圖7所示,選擇性配置邏輯FET 92_1〇6以控制及啟動加 熱器78。控制線1〇8和PMOS電晶體92閘極11〇及Nm〇S電晶 體100閘極112電連接。控制線114和PMOS電晶體94閘極116 及NMOS電晶體1〇2閘極Π8電連接。控制電 晶體96閘極122及NMOS電晶體104閘極124電連接。選擇性 組合之控制信號,經控制線1〇8、114及12〇和功率信號一起 傳送,而控制及啟動加熱器78。 PMOS電晶體92、94及96之源極126、128及130分別和邏 輯電源線132電連接。PMOS電晶體92、94及96之汲極134、 136及138分別和PMOS電晶體98閘極140及NMOS電晶體 106閘極152電連接。PMOS電晶體98源極142和邏輯電源線 132¾連接。PMOS電晶體98沒極144和功率FET 84閘極146 及NMOS電晶體1〇6汲極148電連接。n型護環168較佳地實質 上圍繞PMOS電晶體92-98。η型護環168是要防止噴墨晶片 1 8之裝置閂鎖。 NMOS電晶體1〇〇沒極15〇分別和pM〇s電晶體92、94及96 之汲極134、136及138、PMOS電晶體98閘極140及NMOS電 晶體106閘極152電連接。NM0S電晶體1〇〇源極154和NM〇s 電晶體102汲極156電連接。NMOS電晶體ι〇2源極158和 NMOS電晶體1〇4沒極160電連接。NMOS電晶體1〇4、106源 極162、164和接地88電連接。p型護環166較佳地實質上圍 繞NMOS電晶體ι〇〇_1〇6。p型護環166是要防止噴墨晶片18 之裝置閂鎖。 93429.doc -13- 200526415 作用時加熱晶片1 8很快速切換開/關大電流。此大電流切 換相對於時間造成高比率的電流變化(di/dt)。因加熱晶片1 8 併入播覆蓋羞晶層之基板,故至少包含一個護環實質上圍 繞至少一作用裝置,以保護内部電路不會有閃鎖狀況。 故如上述揭不之T墨晶片18中,一或多個作用裝置3 〇及 3 1實質上被η型或p型護環32及33圍繞。圍繞作用裝置3〇及 31之護環32及33是要在噴墨印表機1〇之列印作用時,防止 晶片18之作用裝置閂鎖。另外晶片18較佳地在晶片18之下 面基板62及一或多個介電層64間無插入磊晶層。故可有效 率且經濟地製造噴墨晶片1 8,同時有效防止裝置閃鎖。 精於本技術者由以上敘述及附圖將清楚可對本發明之實 施例進行改良及/或變化。故以上敘述及附圖只是做為較佳 實施例之說明而非限制,而本發明之真正精神及範圍應參 考所附申請專利範圍決定。 【圖式簡單說明】 由參照較佳實施例之詳細描述加上附圖可更清楚本發明 之其他優點,讀等圖式未依比例畫出,而所有圖式中相同 之符號表示相同或相似之元件: 圖1是先前技術噴墨晶片之部份剖面圖。 圖2是印表裝置之功能方塊圖。 圖3是未按比例之噴墨印表機墨水匣及噴墨頭透視圖。 圖4是依照本發明一實施例,放置在喷墨晶片上之作用裝 置概圖。 圖5是未按比例之放置在基板上的護環及作用裝置剖面 93429.doc -14- 200526415 平面圖。 圖6a及6b描述圖5之護環及裝置未按比例之部分剖面 圖;以及 圖7是依照本發明一實施例之部份喷墨晶片概圖。 【主要元件符號說明】 2 4 6 8 10 12 13 14 15 16 18 20 22 23 24 25 26 27 28 半晶圓層 系晶層 阻檔層 金屬層 噴墨印表機 喷墨頭 主電腦 印表機控制器 控制信號 印刷媒體 喷墨晶片 噴射裝置 噴嘴 喷嘴片 電軌跡 影像 卷帶式自動接合(TAB)電路 墨水匣 電接觸 93429.doc -15- 200526415 29 30、31 32、33 34 36 、 92 、 94 、 96 、 98 p 38 、 100 、 102 、 104 、 106 η 44 、 52 、 74 、 110 、 112 、 116 、118 、 122 、 124 、 140 、 146 、152 46 、 54 、 86 、 126 、 128 、 130 、142 、 154 、 158 、 162 、 164 48 、 56 、 82 、 134 、 136 、 138 144 、 148 、 150 、 156 、 160 50 > 58 60 61 62 63 64 66 68 70 71 76 噴墨頭部分 作用裝置 護環 互補金氧半(CMOS)裝置 通道金氧半(PMOS)電晶體 通道金氧半(NMOS)電晶體 閘極 源極 汲極 體連接 共控制輸入 第一介電層 基板 第二介電層 介電層 多晶矽閘極 N型井 P型植入 第一金屬 η型植入 93429.doc -16- 200526415 72 金屬層 78 加熱元件 79 熱電源線 80 高側 84 功率場效電晶體(FET) 85 低側 88 接地線 90 、 168 η型護環 166 Ρ型護環 92-106 邏輯FET 108 、 114 、 120 控制線 132 邏輯電源線 Vs 電源 gnd 接地 93429.doc -17-

Claims (1)

  1. 200526415 十、申請專利範圍: 1 · 一種用於噴墨頭之改良式噴射晶片,該喷射晶片包含複 數個發射裝置,用以使墨水由該噴墨頭的喷嘴射向一印 刷媒體;以及該晶片上和該噴射裝置相連之電路,用以 控制一或多個該喷射裝置之啟動;該改良包含: 至少一個具有電力及接地連接之作用裝置,該作用裝 置包含: 具一電阻率,且無覆蓋磊晶層之一基板, 放在該基板上之至少一個介電層,以及 和該至少一個介電層及該基板相鄰之至少一個金屬 層, 一放在該基板上實質上圍繞該作用裝置之護環;其中 該護環是要在該晶片之噴射裝置作用時防止該作用裝置 閂鎖, 和該作用裝置電連接以供電至該作用裝置之一電源 線,以及 和該作用裝置電連接之一接地線。 2. 如申請專利範圍第1項之噴墨晶片,其中該護環另包含一 放置在該基板上之p型植入,及該作用裝置包含一η型金 氧半(NMOS)電晶體。 3. 如申請專利範圍第2項之喷墨晶片,其中該護環和該接地 線電連接。 4. 如申請專利範圍第1項之喷墨晶片,其中該護環另包含一 放置在該基板上之η型植入,及該作用裝置包含一ρ型金 93429.doc 200526415 氧半(PMOS)電晶體。 5. 如申請專科範圍第4項之噴墨晶片,其中該護環和該電源 線電連接。 6. 如申請專利範圍第1項之噴墨晶片,其中該作用裝置另包 含和一加熱器電連接之功率場效電晶體(FET),及該護環 是η型植入。 7. 如申請專利範圍第3項之噴墨晶片,其中該η型金氧半 (NMOS)電晶體包含一閘極、一源極、一汲極,其中該 NMOS電晶體閘極和一共電輸入電連接,該汲極和一或多 個相鄰作用裝置沒極電連接,及該源極和接地電連接。 8. 如申請專利範圍第4項之噴墨晶片,其中該ρ型金氧半 (PMOS)電晶體包含一閘極、一源極、一汲極,其中該PMOS 電晶體閘極和一共電輸入電連接,該汲極和一或多個相 鄰作用裝置汲極電連接,及該源極和電源線電連接。 9. 如申請專利範圍第8項之喷墨晶片,其中另包含具有一閘 極、一源極及一汲極之功率場效電晶體(FET),其中該FET 閘極和該PMOS電晶體沒極電連接,該FET沒極和一加熱 器電連接,及該FET源極和接地電連接,及一護環實質上 圍繞該功率FET,以收集自該功率FET徒動的電子。 10. 如申請專利範圍第7項之噴墨晶片,其中另包含具有一閘 極、一源極及一汲極之功率場效電晶體(FET),其中該FET 閘極和該NM0 S電晶體沒極電連接’該FET沒極和^一加熱 器電連接,及該FET源極和接地電連接,及一護環實質上 圍繞該功率FET,以收集自該功率FET徒動的電子。 93429.doc 200526415 11. 如申請專利範圍第1項之噴墨晶片,其中該一或多個介電 層包含第一介電層為場氧化物(FOX)、及磷硼矽玻璃 (BPSG)或磷矽玻璃(PSG),以及第二介電層為氮化矽(SiN) 及碳化矽(SiC)膜、類鑽石碳(DLC)、矽烷氧化層、旋塗式 玻璃(SOG)、或這些膜之任何組合。 12. 如申請專利範圍第11項之噴墨晶片,其中該作用裝置另 包含和一加熱器電連接之功率場效電晶體(FET),及該護 環是η型植入。 13. —種用以於一印刷媒體印出影像之噴墨印表機的喷墨 頭,該喷墨頭包含: 一和該外殼上之噴嘴片相鄰的改良噴墨晶片,該改良 包含: 至少一個具有電力及接地連接之作用裝置,該作用 裝置包含: 具一電阻率,且無覆蓋蟲晶層之一基板, 放在該基板上之至少一個介電層,以及 和該至少一個介電層及該基板相鄰之至少一個金屬 層, 一放在該基板上實質上圍繞該作用裝置之護環,其中 該護環是要在該噴墨晶片作用時實質上防止該作用裝置 閂鎖, 和該作用裝置電連接以供電至該作用裝置之一電源 線,以及 和該作用裝置電連接之一接地線。 93429.doc 200526415 14.如申請專利範圍第13項之喷墨頭,其中該護環另包含一 放置在該基板上之ρ型植入,及該作用裝置包含一 η型金 氧半(NMOS)電晶體。 15·如申請專利範圍第14項之噴墨頭,其中該護環和該電源 線電連接。 1 6.如申請專利範圍第13項之噴墨頭,其中該護環另包含一 放置在該基板上之η型植入,及該作用裝置包含一 Ρ型金 氧半(PMOS)電晶體。 17.如申請專利範圍第16項之喷墨頭,其中該護環和該接地 電連接。' 1 8· —種用以於一印刷媒體印出影像之噴墨印表機,該噴墨 印表機包含: 一噴墨頭,用以經一位在該喷墨頭上之噴嘴片以墨水 列印, 一在該噴墨頭上之改良噴墨晶片,該改良包含: 至少二個具有電力及接地連接之作用裝置,該作用 裝置包含广 具一電阻率,且無覆蓋磊晶層之一基板, 放在孩基板上之至少一個介電層,以及 和該至少一個介電層及該基板相鄰之至少—個金屬 層, 一放在該基板上實質上圍繞該作用裝置之護環,其中 該護環是要在該噴墨晶片作用時實質上防止該作用裝置 閂鎖, 93429.doc 200526415 和該作用裝置電連接以供電至該作用裝置之一電源 線,以及… 和該作用裝置電連接之一接地線。 19. 如申請專利範圍第18項之喷墨印表機,其中該作用裝置 另包含具有一閘極、一源極及一沒極之p型金氧半(PMOS) 電晶體,及該護環是放置在該基板上之η型植入。 20. 如申請專利範圍第18項之噴墨印表機,其中該作用裝置 另包含具有一閘極、一源極及一汲極之η型金氧半 (NMOS)電晶體,及該護環是放置在該基板上之ρ型植 入。 93429.doc
TW093114762A 2003-05-22 2004-05-24 Inkjet printer having improved ejector chip TWI325821B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/443,477 US6890066B2 (en) 2003-05-22 2003-05-22 Inkjet printer having improved ejector chip

Publications (2)

Publication Number Publication Date
TW200526415A true TW200526415A (en) 2005-08-16
TWI325821B TWI325821B (en) 2010-06-11

Family

ID=33450424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093114762A TWI325821B (en) 2003-05-22 2004-05-24 Inkjet printer having improved ejector chip

Country Status (4)

Country Link
US (1) US6890066B2 (zh)
GB (1) GB2419112B (zh)
TW (1) TWI325821B (zh)
WO (1) WO2004106069A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893545B2 (en) 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
CA2798981C (en) 2010-05-11 2015-06-23 Hewlett-Packard Development Company, L.P. Multi-mode printing
JP5755454B2 (ja) * 2011-01-17 2015-07-29 東芝テック株式会社 インクジェットヘッドの製造方法
US9427967B2 (en) * 2014-07-28 2016-08-30 Rohm Co., Ltd. Piezoelectric membrane, piezoelectric device, and inkjet head
US9434165B2 (en) * 2014-08-28 2016-09-06 Funai Electric Co., Ltd. Chip layout to enable multiple heater chip vertical resolutions
TWI826747B (zh) * 2020-11-24 2023-12-21 研能科技股份有限公司 晶圓結構

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678936A (en) * 1984-02-17 1987-07-07 Analog Devices, Incorporated MOS-cascoded bipolar current sources in non-epitaxial structure
US5103281A (en) * 1984-02-17 1992-04-07 Holloway Peter R MOS-cascoded bipolar current sources in non-epitaxial structure
US4891533A (en) * 1984-02-17 1990-01-02 Analog Devices, Incorporated MOS-cascoded bipolar current sources in non-epitaxial structure
JPH03295655A (ja) 1990-04-13 1991-12-26 Seiko Epson Corp 液体噴射ヘッド
US5411900A (en) * 1993-03-05 1995-05-02 Deutsche Itt Industries, Gmbh Method of fabricating a monolithic integrated circuit with at least one CMOS field-effect transistor and one NPN bipolar transistor
DE4319437C1 (de) * 1993-03-05 1994-05-19 Itt Ind Gmbh Deutsche Verfahren zur Herstellung einer monolithisch integrierten Schaltung mit mindestens einem CMOS-Feldeffekttransistor und einem npn-Bipolar-Transistor
US5723882A (en) * 1994-03-10 1998-03-03 Nippondenso Co., Ltd. Insulated gate field effect transistor having guard ring regions
EP0718891B1 (en) * 1994-12-22 2002-06-12 Motorola, Inc. High performance, high voltage non-epi bipolar transistor
US5500548A (en) * 1995-01-05 1996-03-19 Texas Instruments Incorporated Non-epitaxial CMOS structures and processors
JP3079003B2 (ja) 1995-03-07 2000-08-21 キヤノン株式会社 インクジェット記録ヘッドとその製造方法および駆動回路
US5828110A (en) * 1995-06-05 1998-10-27 Advanced Micro Devices, Inc. Latchup-proof I/O circuit implementation
US5719733A (en) * 1995-11-13 1998-02-17 Lsi Logic Corporation ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior
US6267905B1 (en) * 1997-07-15 2001-07-31 Silverbrook Research Pty Ltd Method of manufacture of a permanent magnet electromagnetic ink jet printer
US6359316B1 (en) * 1997-09-19 2002-03-19 Cypress Semiconductor Corp. Method and apparatus to prevent latch-up in CMOS devices
US6107146A (en) * 1997-12-19 2000-08-22 Advanced Micro Devices, Inc. Method of replacing epitaxial wafers in CMOS process
EP0926506A3 (en) * 1997-12-24 2002-04-17 Texas Instruments Incorporated Integrated circuit with latch up prevention during burn in testing
US6426248B2 (en) * 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon

Also Published As

Publication number Publication date
US20040233255A1 (en) 2004-11-25
GB2419112A (en) 2006-04-19
WO2004106069A1 (en) 2004-12-09
GB0525125D0 (en) 2006-01-18
US6890066B2 (en) 2005-05-10
TWI325821B (en) 2010-06-11
GB2419112B (en) 2006-10-11

Similar Documents

Publication Publication Date Title
JP3237881B2 (ja) サーマルジェットプリントモジュール製造方法
US4947192A (en) Monolithic silicon integrated circuit chip for a thermal ink jet printer
KR100387548B1 (ko) 열잉크젯프린트헤드장치용구동헤드및그제조방법
JP6878743B2 (ja) サーマルインクジェット印字ヘッドを形成するための方法、サーマルインクジェット印字ヘッド、及び半導体ウエハ
TWI325820B (en) Printhead having embedded memory device
US6315396B1 (en) Ink jet recording head and substrate
TW200526415A (en) Inkjet printer having improved ejector chip
EP1205303B1 (en) Printer, printer head, and method of producing the printer head
EP0401440B1 (en) Monolithic silicon integrated circuit chip for a thermal ink jet printer
US6412919B1 (en) Transistor drop ejectors in ink-jet print heads
US6536877B2 (en) Printer, printer head, and method for fabricating printer head formed with a multilayer wiring pattern
JP4604337B2 (ja) プリンタ、プリンタヘッド及びプリンタヘッドの製造方法
EP1370418B1 (en) Printhead integrated circuit
TW200937529A (en) Electrically connecting electrically isolated printhead die ground networks at flexible circuit
US7527360B2 (en) Structure of inkjet-head chip
JP3584752B2 (ja) 液体噴射記録装置およびその製造方法
JP3503611B2 (ja) プリンタヘッド、プリンタ及びプリンタヘッドの製造方法
US20050162474A1 (en) Head chip for inkjet printers and method thereof
JP2004276511A (ja) 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP2001341316A (ja) インクジェットヘッド及びその製造方法
JP2003145767A (ja) 液体吐出ヘッド、その製造方法及び液体吐出装置
JP2005041177A (ja) 発熱抵抗体の製造方法、インクジェット記録ヘッドの製造方法
JP2005041176A (ja) 発熱抵抗体及びその製造方法、並びに、インクジェット記録ヘッド及びその製造方法
JP2003127377A (ja) プリンタヘッド、プリンタ及びプリンタヘッドの製造方法
JP2005271497A (ja) 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees