TW200524483A - Circuit substrate - Google Patents

Circuit substrate Download PDF

Info

Publication number
TW200524483A
TW200524483A TW093100723A TW93100723A TW200524483A TW 200524483 A TW200524483 A TW 200524483A TW 093100723 A TW093100723 A TW 093100723A TW 93100723 A TW93100723 A TW 93100723A TW 200524483 A TW200524483 A TW 200524483A
Authority
TW
Taiwan
Prior art keywords
scope
conductor
patent application
pillar
circuit substrate
Prior art date
Application number
TW093100723A
Other languages
English (en)
Other versions
TWI245592B (en
Inventor
Chi-Tsung Chiu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW093100723A priority Critical patent/TWI245592B/zh
Priority to US11/034,031 priority patent/US7145428B2/en
Publication of TW200524483A publication Critical patent/TW200524483A/zh
Application granted granted Critical
Publication of TWI245592B publication Critical patent/TWI245592B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09645—Patterning on via walls; Plural lands around one hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/097—Alternating conductors, e.g. alternating different shaped pads, twisted pairs; Alternating components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200524483
【發明所屬之技術領域】 本發明是有關於一種電路基板，且特別是有關於一 利用雷射切割鑽孔技術以形成内建電感結構之電路基板。 【先前技術】 請參照第1 A圖及第1 B圖，第1 A圖繪示乃傳統螺旋狀電 感之俯視圖，第1B圖繪示乃傳統螺旋狀電感之側視剖面 圖。傳統螺旋狀電感1 〇是平面配置於基板1 4表面上，且夢 由微孔（micro-via) 12，螺旋狀電感10電性連接接地層曰 16。磁力線18為垂直於接地層16，且為接地層16所反射。 這是因為接地層1 6可以改變電場/磁場的分佈情況，發揮 f蔽的功效。但是，螺旋狀電感丨〇下方至接地層丨6間"所覆 蓋的二間將無法使用。此外，電感值與電感之線圈圈數平 方成正比，平面配置之螺旋狀電感1〇因受制於有限的佈局 (layout )空間，電感值與品質係數（quality fact〇r， Q )均無法有效提高。 傳統螺旋狀電感1 〇在設計時，一般會以所需工作頻率 了的最大品質係數來設計螺旋狀電感，以便在基板的可用 上提供所需的電感值。但是為了降低基板層的漩渦電 流損耗’並減少耦合到基板的電容，傳統螺旋狀電感必須 離半導體基板愈遠愈好。因此，傳統螺旋狀電感1〇與接地 層=(參考面）之間必須維持一定的高度η，不能無限制 的壓縮’這有違整合元件微小化的趨勢。另一方面，接地 層部是不能省略的，否則電磁會耦合並干擾到相鄰的元
200524483
五、發明說明（2) :。，外，微孔12的孔徑過大以及螺旋狀電感1〇均會佔 基板表面的佈局空間。 曰值得一提的是，一般常用電感值與品質係數（ 衡量一個電感的好壞。Q值是電感的一項重要 以衡量-電感的”純度”。對一電感而言，Q ，=用 的能量愈低。 ^貝失 更進一步說明，以一個簡易LRC電路20為例，如第二 圖所示，電感22、電阻24與電容26為相互串連。在此電一 中，由於儲存的能量來回於電感22與電容26之間，因 生震盪現象。此時，品質係數Q即用於衡量此
列數學式所示： I 〇L/R，換句話說，電感值l愈高，q值也愈大。 【發明内容】 有鑑於此，本發明的目的就是在提供一 此種電路基板且有内诸夕f π从冰 电格丞板， 从 败/、有内建之電感結構，不但能增加佈局空 間、並能產生較大的電感值及Q值。 根據本發明力目力為形成一種高效率之電路基板，盆 具有磁力線與參考面平行的電感結構。此 ^ =孔；：二微孔，☆別貫穿電路基板上相對 電路基板包括有電感結構及參考面。電感 =構=括有第—桂型導體、第二柱型導體、[走線i 第一走線。第一柱型導體係具有相互隔開之左導電柱與右
TW1306PA.ptd 第8頁 200524483 五、發明說明（3) _ 導電柱，配置於第一微孔φ 楚 二微孔之中，並鄰近;=开;型導體係配置於第 柱型導體係分別電性連接第一表面及第二=導2第二 導體藉由雷射切割技術切割出一雷 第一柱型 割區會使得第一柱型導體 二=雷射切 -柱形導體於第-表面形成第-頂部；二匕：柱：第 第一頂部與第二柱形導體之第二頂部。連接右導電柱之 前述之本發明電路基板更 體、多數個第二柱型導體以及多數心主型導 些第一柱型導體、柱型導體群。其中此 配置於電路基板之第-微孔、第二微孔==分別 者’此些第—柱型導體均分別以雷射切邋中。再 導電柱，且此些右導雷刼接八 。成左導電柱與右 開。其中此些；一柱型導體左導電柱相互隔 對應之第三柱型導體頂部。另一方;==ί電性連接 之該右導電柱頂部分別以多數 ς，一柱型導體 第二柱型導體頂部，而此電性連接對應之 匕一弟柱型導體之該右導電柱底 1_ TW1306PA.ptd 麵 第9頁 200524483 五、發明說明（4) 部以多數條第三走線分別電性連接對應之該些第三柱型導 體底部。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 【實施方式】 實施例一 請參照第3 A圖，其燴示乃本發明第一實施例之電路基 板的部分微孔側視剖面圖。電路基板3 〇 〇具有相對之一第 一表面31 4及一第二表面31 6。藉由雷射切割鑽孔技術所形 成之第一微孔303與第二微孔305分別由此電路基板300之 第一表面314貫穿至第二表面316。 請同時參照第3B圖、第3C圖以及第3D圖，第3B圖繪示 乃本發明第一實施例之電路基板的部分側視圖，第3C圖输 示乃本發明第一實施例之電路基板的另一部分側視圖，第 3D圖繪示乃本發明第一實施例之電路基板中的部分電立 體圖。 心 電路基板3 00包括一電感結構3 02及一參考面。電减於 構302主要包含有一第一柱型導體3〇4、一第二桎型導 306、一第一走線308及一第二走線31〇。第—杈型導體 配置於第一微孔303中，而第二柱型導體3〇6配置於第二 孔305之中，並鄰近第一柱形導體3〇4。第一板型1 與第二柱型導體306係分別貫穿電路基板3〇〇。复 _ 甲’藉由 200524483 五、發明說明（5) 雷射切割技術，於第一柱裀邋 切割區312，並使得第一上=4中央部位形成-雷射 ^ /ν ^ , . -Μ - ^.ΟΛ 桎i V體304因此雷射切割區312 而刀隔成左導電柱3042與右導電柱3〇41。此外，第二 導體306係鄰近第一柱型導體3〇4之一側。 第—走線308係位於第二表面316丨，用α電性連接第 主垔導體3〇4之左導電柱3〇42之第一底部3〇44與對應之 第二柱型導體306之第二底部3〇62。另一方面，第二走線 3j0係位於第一表面上，用以電性連接第一柱型導體3〇4之 右導電柱3041之第一頂部3043與對應之第二柱型導體3〇6 之第二頂部3061。另一方面’參考面，例如是接地層 31 7，係配置於第二表面3丨6上，用以侷限磁力線的場形， 達到屏蔽的效果。 藉由上述走線電性連結相鄰之二柱型導體，可形成一 ，開放式環狀結構的内埋式線圈，使得磁力線的方向為沿 著電路基板300與接地層317之水平方向。如此一來，電路 基板300不但可薄形化，在與其他基板形成積層基板之 後，還可提供更大的佈局空間。圖式中箭頭的方向表示電 流的方向，反向亦可。 此電路基板3 00更可包括一第三柱形導體322，且此第 二柱形導體322貫穿第一表面314及第二表面316。其中， 此第一柱形導體304係設置於第二柱形導體306與第三柱形 導體322之間。此第三柱形導體322於第一表面314形成 第三頂部3221，且於第二表面316形成一第三底部3222。 第三走線324係位於第二表面316上，用以電性連接右導電 200524483
柱之第一底部3044與第二柱形導體306之第二底邛3222。 使得第二柱形導體306、第二走線31〇、右導電-柱；〇41、第 三走線324及第三柱形導體322相互電性連接而形成一5形 本發明電路基板300之第一柱形導體3〇4、第二柱形導 體306及第三柱形導體322分別具有第一貫通孔318、第二 貫通孔320及第三貫通孔328，且此些貫通孔徑可小至約為 1 0 // m 至1 5 /z m。 另一方面，第一柱型導體304之雷射切割區312係可利 用同樣的雷射切割鑽孔技術切割而成。本發明所述之雷射 切割鑽孔技術係使用一二氧化碳雷射或一紫外線雷射，其 中’系外線雷射由於波長較短，比較不會產生繞射現象， 因此可產生孔徑較小的微孔。 電路基板3 00之第一柱型導體3〇4、第二柱型導體3 06 與第三柱形導體3 2 2之内壁表面化學電鍍有一層銅導電 層。另一種作法是，先將此些微孔填充一銅的導電膏，再 行切割第一柱型導體。換句話說，此些微孔無論是實心或 空心，均可發揮相同的功用。 實施例二 5月參照第4 A圖’其纟會示乃本發明第二實施例之電路基 板之微孔陣列的俯視圖。藉由雷射切割鑽孔技術，形成分 別排列成行之多數個第一微孔4〇3、多數個第二微孔405及 多數個第三微孔4 〇 7於基板4 0 2。
200524483 五、發明說明（7) =同時參照第4B圖以及第代圖，第則繪示乃本發明 第二實施=之電路基板之第-表面的俯視圖，第4C圖緣示 乃本發明=二實施例之電路基板之第二表面的俯視圖。 電路基板4GG包括-電感結構4()2及__參考面。電感結 獅2主要包含有多數個第—柱料购4、多數個第二柱 型導體406、多數個第三枉型導體4〇8、多數條第—走、線 412、多數條第二走線414、多數條第三走_、及多數 條第四走線418。電路基板4〇〇具有第—表面4〇21及第二表 面4〇= ’且第二表面4〇22係相對於第一表面“Η。 刖述之多數個柱型導體係配置於電路基板4〇〇内並分 別垂直貫穿電路基板4〇〇。其中，數個第__柱形導體4〇4配 置於此些第-微孔403中並成一直線排列，用以貫穿第一 ^面402!及第二表面4022。此些第一柱型導體4〇4更包括 數個左導電柱4042及數個右導電柱4〇41，此些右 4041係分別與對應之左導電柱4〇42相互隔開:可藉由雷射 切割鑽孔技術，分別於此些第一柱型導體4〇4上 區41〇，用以間隔該些右導電柱4〇41與該些左二 多數個第二柱型導體4〇6，係配置於相對應 ί 4第°5一並:Λ排=此些第…^ 些第一柱型導體404之左導電柱4042底部以複數 線412分別電性連接對應之第二柱型導體4〇6底 第一柱型導體404之右導電柱4041頂部分別以複二 走線414電性連接對應之第二柱型導體4〇6頂部。数條第一 200524483 五、發明說明（8) 多數個第三柱型導體4〇8，係配置於相對 =7並平行排列於第一柱型導體4〇4之後側^其之中第=政第 主型導體404之右導電柱4041底部以複數條第二 連接對應之第三柱型導體408底㉝，而-垔導體404之左導電柱4〇42頂部分別以複數條第四 41 8電性連接對應之第三柱型導體4〇8頂部。、 、、' 另一方面，參考面，例如是接地層4〇24，係配 :表面4022上，用以侷限磁力線的場形，達到 當通入電流之後，電感結構4°2所產生的磁力 線會與接地層4024平行。 凊參照第4C圖，第4C圖繪示乃本發明第二實施例之電 路基板中的部分電感立體圖。此些電路基板的柱型導體内 =別具有第—貫通孔42〇、第二貫通孔422以及第三貫通孔 & :在本發明之第二實施例中，在一定頻率下電感值的 計鼻公式可由法拉第定律推導如下： LI = //N2A/1 = //N(2wh)/(1/N) = 2/zNwh/d 其中 L1 ·電感值 ^ 才乂、、材貝（core material)的磁導率（magnetic permeability) N :由柱型導體及走線所圍成線圈的圈數 A:線圈面積，1:電感的長度 w j —柱型導體至另一對應柱型導體間的走線距離 h ·柱型導體的高度，d : —線圈至相鄰線圈的間距
由於現今電子元件均朝微小化發展，因此對本發明的電感 而言’必須盡量縮小相鄰柱型導體間的走線距離w以及柱 型導體的高度h。另一方面，為了使電感值愈大，線圈的 圈數愈多愈好，而相鄰線圈的間距則愈小愈好。藉由現今 的雷射鑽孔以及切割技術，微孔孔徑已經可以微小只有數 十微米，恰可解決機械鑽孔所遇到的瓶頸。圖式中箭頭的 方向表示電流的方向，反向亦可。 與第一實施例相同的是，電路基板4 〇〇之貫通孔孔徑 200524483 五、發明說明（9) 可小至約為l〇//m至15//m。另一方面，此些 4 0 4之雷射切割區41 〇係利用同樣的雷射切割 而成。本發明所述之雷射切割鑽孔技術係使 射或备、外線雷射’其中，紫外線雷射由於波 不會產生繞射現象，因此可產生孔徑較小的 電路基板400之多數個第一柱型導體4〇4 柱型導體406以及多數個第三柱型導辦 化學電鑛有一層銅導電層。另—種導作 =之 孔填充一銅的導電膏，再行切割第一柱型導 些微孔無論是實心或空心，均發揮相同的功 本發明上述實施例所揭露之電路基板， 雷射切割鑽孔技術，於基板内鑽出二組相互 再於此些微孔内配置多數的柱型導體。夢由 各個對應 < 柱型導體以形成—類似線圈^錯 本發明之電路基板由於磁力線的方向為平行 面。如此一來，基板無論於其表面或垂直空 第一柱型導體 鑽孔技術切割 用二氧化碳雷 長較短，比較 微孔。 、多數個第二 内壁表面分別 先將於此些微 體。因此，此 用。 其特色是藉由 平行之微孔， 走線電性連接 之電感元件。 於基板與參考 間上，均可增
200524483
加許多佈局空間，亦可更薄形化。另一 μ 割鑽孔技術，本發明之電路基板之多數】5二，由雷射切 別其上形成左右兩個導電柱，此些導 柱型導體分 與對應之微孔電性連接。此方式不 篇前=得，圈的間距愈小 '線圈的圈咸數；= 電路基板可以在】發明之 大的Q值。 旳怖局二間中獲侍較大的電感值與較 綜上所述， 然其並非用以限 本發明之精神和 本發明之保護g 準。 雖然本發明已以 定本發明，任何 範圍内，當可作 圍當視後附之申 一較佳實施例揭 熟習此技藝者， 各種之更動與潤 請專利範圍所界 露如上， 在不脫離 飾，因此 定者為
TW1306PA.ptd 第16頁 200524483
【圖式簡單說明】 第1A圖繪示乃傳統螺旋電感之俯視圖。 第1 B圖繪示乃傳統螺旋電感之側視剖面圖。 第2圖繪示乃簡易LRC電路之示意圖。 第3A圖繪示本發明第一實施例之電路基板的部分微孔 側視剖面圖。 第3 B圖繪示本發明第一實施例之電路基板的部分側視 剖面圖。 第3C圖繪示本發明第一實施例之電路基板的另一部分 側視剖面圖。 第3D圖繪示本發明第一實施例之電路基板中的部分電 感立體圖。 第4 A圖繪示本發明第二實施例之電路基板之微孔陣列 的俯視圖。 第4B圖繪示本發明第二實施例之電路基板之第一表面 的俯視圖。 第4C圖繪示本發明第二實施例之電路基板之第二表面 的俯視圖。 第4D圖繪示本發明第二實施例之電路基板中的部分電 感立體圖。 圖式標號說明 10 ··螺旋狀電感 12 ·•微孔
TW1306PA.ptd 第17頁 200524483 圖式簡單說明
14 ： 基板 16 ： 接地層 18 ： 磁力線 20 ： LRC電 路 22 ·· 電感 24 ： 電阻 26 ： 電容 300 、400 : 電 路 基 板 302 、402 電 感 結 構 303 、403 第 一 晒 微 孔 304 、404 第 —'— 柱 型導體 3041 ^ 4041 ·· 右 導 電柱 3042 > 4042 ·· 左 導 電柱 3043 :第- 頂 部 3044 :第- -底 部 305 、405 : :第 —— 微 孔 306 、406 : :第 二 柱 型導體 306 1 :第二 二頂 部 3062 :第二 -底 部 308 ' 412 第 —— 走線 310 > 414 第 二 走 線 312 、410 雷 射 切 割區 314 、4021 ••第- -表面 316 ^ 4022 :第- 二表面 TW1306PA.ptd 第18頁 200524483 圖式簡單說明 317、 4024 :接地層 318、 420 :第一貫通孔 320、422 :第二貫通孔 322、408 :第三柱型導體 3 2 2 1 ··第三頂部 3222 ··第三底部 324、416 ··第三走線 326、418 :第四走線 328、424 ··第三貫通孔 4 0 7 :第三微孔
TW1306PA.ptci 第19頁

Claims (1)

  1. 200524483 六、申請專利範圍
    1 · 一種電路基板 並具有一第一微孔（ 第一表面及第二表面 ’具有相對之第一表面及第二表面 micr〇ila)與一第二微孔，貫穿哕 ’該電路基板包括： μ 一電感結構’包括： 一第一柱形導體， 一右導電柱，配置於該第一 苐一表面形成一第一頂部， 部； 具有相互隔開之一左導電桂與 微孔中，該第一柱形導體於該 且於该苐二表面形成一第一底 中，並鄰 面形成一
    、 一第二柱形導體，配置於該第二微孔之 ，該第一柱形導體，該第二柱形導體於該第一表 第二頂部，且於該第二表面形成一第二底部； 々 一第一走線，係位於該第二表面上，用以電性連 接第一柱型導體之該左導電柱之該第一底部與該第二柱 導體之該第二底部；及 一第二走線，係位於該第一表面表面上，用以電 性連接該第一柱型導體之該右導電柱之該第一 二柱型導體之該第二頂部；以及
    一參考面，係配置於該第二表面上，用以使該電感結 構所產生之磁力線與該參考面平行。 2·如申請專利範圍第1項所述之電路基板，其中該左 V電柱、該第一走線、該第二柱形導體 '該第二走線及該 右導電柱形成一開放式環狀結構。 3·如申請專利範圍第1項所述之電路基板，其中該參 考面係為一接地層。
    ™306PA.ptd
    第20頁 200524483 六、申請專利範圍 ~ 4·如申請專利範圍第1項所述之電路基板，其中該電 路基板更具有一第三微孔，貫穿該第一表面及該^二^ 面，且該電路基板更包括： 一第三柱形導體，係配置於該第三微孔之中，該第三 柱形導體於該第一表面形成一第三頂部，且於該第二表面 形成一第三底部；及 、 弟二走線’係位於该苐^一表面上，用以電性連接該 右導電柱之該第一底部與該第二柱形導體之該第二底部。 5 ·如申請專利範圍第4項所述之電路基板，其中該第 一柱形導體係設置於該第二柱形導體與該第三柱形導體之 間。 6 ·如申請專利範圍第4項所述之電路基板，其中該第 二柱形導體、該第二走線、該右導電柱、該第三走線、及 該第三柱形導體形成一 S形結構。 7 ·如申請專利範圍第4項所述之電路基板，其中該第 一柱形導體具有一雷射切割區，設置於該右導電柱及該左 導電柱之間，用以間隔該右導電柱與該左導電柱。 8·如申請專利範圍第7項所述之電路基板，其中該第 一柱形導體、該第二柱形導體及該第三柱形導體分別具有 一第一貫通孔 '一第二貫通孔及一第三貫通孔，且該雷射 切割區、該第一貫通孔、該第二貫通孔及該第三貫通孔係 利用一雷射切割鑽孔技術鑽孔而成。 9 ·如申請專利範圍第8項所述之電路基板，其中該雷 射切割鑽孔技術係使用一二氧化碳雷射。
    TW1306PA.ptd 第21頁 200524483 六、申請專利範圍 10·如申請專利範圍第8項所述之電路基板，其中該 雷射切割鑽孔技術係係使用一紫外線雷射。 11·如申請專利範圍第8項所述之電路基板，其中該 第一貫通孔、該第二貫通孔及該第三貫通孔之孔徑大小約 為10 "m至15 "m之間。 12·如申請專利範圍第8項所述之電路基板，其中該 第一柱形導體、該第二柱形導體及該第三柱形導體係以化 學電鍍而形成之銅導電層。 13· —種電路基板，包括： 一基板，係具有相對設置之一第一表面及一第二表 面树並具有複數個第一微孔、複數個第二微孔及複數個第 二微孔配置於該基板，續此裳 外丨 二第咸孔、该些第二微孔及該 些第二微孔均貫穿該第一表面及該第二表面； 一電感結構，包括： 並成窗個第一柱形導體，係配置於該些第-微孔中 並成一直線排列，用以電性連 面’該些第-柱型導體更包括： 纟面及4第-表 複數個左導電柱；及 應之該些“ = =柱，該些右導電柱係分別與對 並平行排列3 f;柱【辦係配置於該些第二微孔中 形導體之該此導體之前侧，其中該些第-柱 接對應之該些第二柱 ^一走線分別電性連 导體底邛而该些第一柱形導體之 TW1306PA.ptd 第22頁 200524483 六、申請專利範圍 该些右導電柱頂部以複數條第 該些第二柱型導體頂部； 複數個第三柱型導體 並平行排列於該些第一柱型導 第一表面及該第二表面，其令 導電柱底部以複數條第三走、線 三柱型導體底部，而該些第一 部以複數條第四走線分別電性 體頂部；以及 一參考面，係配置於該第 構所產生之磁力線與該參考面 14·如申請專利範圍第13 電感具有一螺旋雙連環結構。 走線分別電性連接 對應之 ’係配置於該些第三 體之後側，用以電性 该些第一柱型導體 分別電性連接對應之 柱型導體之該些左導 連接對應之該些第三 二表面上 平行。 項所述之電路基板 微孔中 連接該 該些右 該些第 電柱頂 柱型導 用以使該電感結 其中該 15·如申請專利範圍第1 3項所述之電路基板，其中該 些第一柱形導體具有複數個雷射切割區，設置於該些右導 電柱及該些左導電柱之間，用以間隔該些右導電柱與該些 左導電柱。 ”以一 16·如申請專利範圍第1 3項所述之電路基板，其中該 些第一柱形導體、該些第二柱形導體及該些第三柱形導體 分別具有複數個第一貫通孔、複數個第二貫通孔及複數個 第三貫通孔，且該些雷射切割區、該些第一貫通孔、該些 第二貫通孔及該些第三貫通孔係利用一雷射切割鑽孔技術 鑽孔而成。 17·如申請專利範圍第1 3項所述之電路基板，其中該
    TW1306PA.ptd 第23頁 200524483 7、申請專利範圍 '' 參考面係為一接地層。 18·如申請專利範圍第1 6項所述之電路基板，其中該 雷射切割鑽孔技術係使用一二氧化碳雷射。 19·如申請專利範圍第1 6項所述之電路基板，其中該 雷射切割鑽孔技術係使用一紫外線雷射。 20·如申請專利範圍第16項所述之電路基板，其中該 些第一貫通孔、該些第二貫通孔及該些第三貫通孔之孔徑 大小約為1 0 // m至1 5 // m之間。 21·如申請專利範圍第1 3項所述之電路基板，其中該 些第一柱形導體、該些第二柱形導體及該些第三柱形導體 係以化學電鍍而分別形成之銅導電層。
    TW1306PA.ptd 第24頁
TW093100723A 2004-01-12 2004-01-12 Circuit substrate TWI245592B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093100723A TWI245592B (en) 2004-01-12 2004-01-12 Circuit substrate
US11/034,031 US7145428B2 (en) 2004-01-12 2005-01-12 Circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093100723A TWI245592B (en) 2004-01-12 2004-01-12 Circuit substrate

Publications (2)

Publication Number Publication Date
TW200524483A true TW200524483A (en) 2005-07-16
TWI245592B TWI245592B (en) 2005-12-11

Family

ID=34738186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093100723A TWI245592B (en) 2004-01-12 2004-01-12 Circuit substrate

Country Status (2)

Country Link
US (1) US7145428B2 (zh)
TW (1) TWI245592B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646652B (zh) * 2017-05-11 2019-01-01 矽品精密工業股份有限公司 電感組合及其線路結構

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4842052B2 (ja) * 2006-08-28 2011-12-21 富士通株式会社 インダクタ素子および集積型電子部品
US8212155B1 (en) * 2007-06-26 2012-07-03 Wright Peter V Integrated passive device
US8143952B2 (en) 2009-10-08 2012-03-27 Qualcomm Incorporated Three dimensional inductor and transformer
TWI456726B (zh) * 2011-01-24 2014-10-11 Ind Tech Res Inst 內連線結構、具有該內連線結構的裝置與線路結構、及防護內連線結構電磁干擾（ｅｍｉ）的方法
US9761553B2 (en) * 2012-10-19 2017-09-12 Taiwan Semiconductor Manufacturing Company Limited Inductor with conductive trace
US10008316B2 (en) * 2014-03-28 2018-06-26 Qualcomm Incorporated Inductor embedded in a package substrate
US10923417B2 (en) 2017-04-26 2021-02-16 Taiwan Semiconductor Manufacturing Company Limited Integrated fan-out package with 3D magnetic core inductor
JP6744034B1 (ja) * 2019-03-19 2020-08-19 Ｎｅｃプラットフォームズ株式会社 スルーホールビアおよび回路基板
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072375A (en) * 1998-05-12 2000-06-06 Harris Corporation Waveguide with edge grounding
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes
JP4462758B2 (ja) * 2000-12-27 2010-05-12 京セラ株式会社 高周波用配線基板
US6489663B2 (en) * 2001-01-02 2002-12-03 International Business Machines Corporation Spiral inductor semiconducting device with grounding strips and conducting vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI646652B (zh) * 2017-05-11 2019-01-01 矽品精密工業股份有限公司 電感組合及其線路結構

Also Published As

Publication number Publication date
US20050152184A1 (en) 2005-07-14
TWI245592B (en) 2005-12-11
US7145428B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US7170384B2 (en) Printed circuit board having three-dimensional spiral inductor and method of fabricating same
TWI315074B (en) Electronic transformer/inductor devices and methods for making same
US9883592B2 (en) Wiring board and method for manufacturing the same
TWI493577B (zh) 電磁元件
US10141107B2 (en) Miniature planar transformer
TWI264021B (en) Embedded inductor and the application thereof
TWI282562B (en) Electrical transformer
US10134671B1 (en) 3D interconnect multi-die inductors with through-substrate via cores
TW201142879A (en) Power inductor structure
TW201251526A (en) Printed circuit board
TW200524483A (en) Circuit substrate
US8004382B2 (en) Inductor device, and method of manufacturing the same
WO2014168980A2 (en) Planar core with high magnetic volume utilization
JP2008060427A (ja) 受動部品及び電子部品モジュール
JP2018532260A (ja) インダクタを有するガラスウェハを使用するアドバンスドノードシステムオンチップ（ｓｏｃ）によるインダクタの集積化およびウェハ間接合
CN108701527A (zh) 电感器部件以及电感器部件的制造方法
US11335494B2 (en) Planar transformer
JP2021068825A (ja) インダクタアレイ部品およびインダクタアレイ部品内蔵基板
TW200531611A (en) Method and apparatus for increasing routing density for a circuit board
JP2006066769A (ja) インダクタ及びその製造方法
JP2005317604A (ja) インダクタンス部品とそれを用いた電子機器
JP2008034755A (ja) ビルドアッププリント配線板
JP3912248B2 (ja) 電磁誘導スパイラルインダクタ
CN100399866C (zh) 电路基板
US10276292B2 (en) Electronic module with polygonal core insertion hole

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent