TW200408920A - Process control at an interconnect level - Google Patents

Process control at an interconnect level Download PDF

Info

Publication number
TW200408920A
TW200408920A TW092125872A TW92125872A TW200408920A TW 200408920 A TW200408920 A TW 200408920A TW 092125872 A TW092125872 A TW 092125872A TW 92125872 A TW92125872 A TW 92125872A TW 200408920 A TW200408920 A TW 200408920A
Authority
TW
Taiwan
Prior art keywords
interconnection
control
workpiece
scope
manufacturing
Prior art date
Application number
TW092125872A
Other languages
English (en)
Other versions
TWI289243B (en
Inventor
Robert J Chong
Eric O Green
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of TW200408920A publication Critical patent/TW200408920A/zh
Application granted granted Critical
Publication of TWI289243B publication Critical patent/TWI289243B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4183Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by data acquisition, e.g. workpiece identification
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/32Operator till task planning
    • G05B2219/32183Test cell
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/36Nc in input of data, input key till input tape
    • G05B2219/36284Use of database for machining parameters, material, cutting method, tools
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45026Circuit board, pcb
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/30Nc systems
    • G05B2219/45Nc applications
    • G05B2219/45031Manufacturing semiconductor wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Control By Computers (AREA)

Description

200408920 玫 '發明説明 [發明所屬之技術領域] 本發明一般係有關半導體製造,尤其係指一種在工件 之互連階段上用於實施製程控制毛方法及裝置。 [先前技術] 衣w菜技術爆炸衍生出許多新穎及革新的制造穿程。 ^日的製造製程中’特別是半導體製造製程;稱:有大 里的重要步驟。這些製程步驟通常事關重大,也因此,需 要有許多一般地精密協調的輸入來維持適當的製造控制: ,首半導體裝置製造需要許多不連續的製程步驟,以從半 =體原材料創造出—完成封裝之半導體裝置。從半導體材 ^開始長晶、將半導體晶體切割成獨立晶圓、製造階段 ^、摻雜、離子植人或類似步驟),到封裝以及完成裝 置的攻終測試等各種!^ 。種衣都互不相同’且在包含不同控制 ▲圖2同製造位置中均有其特定的製程。 製程牛驟,。;係對半導體晶圓之群組(group)實施的許多 由各種X _而所明的群組有時候係稱為批(1〇0。舉例來說, :/同材料所構成之製程膜層可形成於半導體晶圓之 膜層:::I:f知微影技術可形成光阻圓案層於該製裎 在該製程膜Π::妾著係使用作為光罩之光阻圖案層而 膜層中所形:的: 程。該敍刻製程產生於該製程 如希e贿 、。種特徵或物件。此等特徵係用於作為例 如电日日體之閘極電極紝 該半導體晶圓之美; …候,溝隔離結構亦會在 ^ 上形成,以隔離半導體晶圓之電性區 92432 5 200408920 域。可使用的隔離結構之一例係為淺溝隔離(shaU〇w trench isolation,STI)結構。 半導體製造认備中之製造工具一般會與製造框架或處 理模組之網路連結。母一種製造工具一般都與設備界面連 接。該設備界面會連接到連結製造網路之機械界面,藉以 促進製造工具與製造框架間之交流。該機械界面一般可當 作進 Ρ白‘程控制(advanced process control,APC )系統的 一部份。該APC系統會啟動控制腳本(script),以作為能自 動擷取執行製造製程所需資料之軟體程式。 第1圖顯示典型之半導體晶圓105。該半導體晶圓1〇5 典型包括複數個配置於格栅1 5 〇中之獨立半導體晶片 103。利用習知微影製程及設備,可在一個或多::圖案化 之製程膜層上形成光阻圖案層。作為微影製程之一部份, 一般係依照所用之料光罩而^,同時藉由步進器(step㈣ 執仃大約一到四個晶片103區域之曝光製程。乾式或渴式 之姓刻製程中’該已圖案化光阻層可用以作為光罩來執行 ^層或材料層(例如多晶秒、金屬或絕緣材料層)之姓刻製 紅’以將所欲之圖案轉移至該底層上。該光阻圖案層係由 複數個特徵所構成,例如在 徵或開口型特徵。在底〜心層重製之直線型特 立圖現告在移至第2圖,該圖係顯示習知製程流程之流程示 :;。衣造系統可製造複數個與批次/批相關之半導體晶圓 塊::°)。在半導體晶圓, …乐統在該經製程之半導體晶圓丨05上執行最終電性 92432 200408920 測試(方塊220)。該最終電性測試係包含量測多數電性參 與半導體晶圓1〇5上一個或多個位置有關之電阻測 里藉由,亥里測系統,電性測試資料可用來決定該半導體 晶圓105上所形成的各種接點及/或貫孔之互連特徵(方塊 230)。 八、…v么及电阻寺)後,可由該製 造系統透過對JL他制链^ + 了 他衣耘所作之調整來計算調整量,以修改 後續所製程的半導髀曰圓,Λ c 〇 牛¥紐日日® 105之互連特徵(方塊240)。按 照计异所得之調整量, 糸、·克了對後績執行於半導體晶圓 105上的處理步驟進行調整(方塊25〇)。 在與現行方法有關的爿 i㈣r〜. 一般包括在半導體晶圓 1 μ進订完多數贺 口 般㈣,r 互連參數的特徵已經形成。- 特徵。2 正確地顯現互連 製程步驟或僅有極广.,。構之處理係實質上完成,而再無 缺回饋校正能力。運用相八未 杈見7方法基本上就欠 體晶圓⑼以後便已決 ,f術’由於實際處理半導 連特徵,並且未^疋互連特i之故’因此很難控制互 期與最終電性測。:外在互連結構於形成之時間週 校正互連結構二成之時間週期之間會延遲,因而降低 再决差的可能性。 本發明即係克服 提出的問題之功效。 夕/、有卩牛低上述—個或多個以上 [發明内容] 本發明之—個觀點 ^ u 種貝施互連階段製程控制 92432 7 200408920 去係在兀成工件後之立即進行製程步驟,並取得工 、〃、互連位置有關之製造資料,以按照該製造資料進行 、钐彳政拴制衣程。該互連特徵控制製程包含控制關於盥 該工件互連位置有關之結構的製程,以控制與該互連位置 相關之特徵。 /本&月之另—觀點係提供一種實施互連階段製程控制 統。1玄系統包括處理工件之處理工具。該系統亦包括 :盥上耦合於處理工具之製程控制器。該製程控制器可根 豕:广牛有關之製造資料來進行互連特徵控制製程。該互 製程包括控制關於與該工件互連位置有關之結 H以控制與該互連位置有關之特徵。 之明二再一觀點係提供—種實施互連階段製程控制 =連:1:置包括可根據與工件有關之製造資料來採取 … 控制製程之製程控制器。該互連特徵控制f 耘匕括控制關於與該工 、 ^ ΦΙ ik ^ ^ ^ 連位置有關之結構的製程,以 才工制與该互連位置有關之特徵。 ㈣本發明之又一觀點係提供-種用於實施互連階段f程 控制亚以各種指令編 还丨自杈衣私 電腦執行H以久種/ 買取程式儲存裝置。當由 置以下方法,此方法包括·在…取程式儲存裝 有關該工件上之互連二Γ 執行製程步驟;取得 P 、 的製造資料;以及按照製造資料 :互連特徵控制製程。該互連特徵控制製程包括"jf1 於與該工件互連位置有關之結構 =2 位置有關之特徵。 ^亡制與4互連 92432 8 200408920 藉由參考下列詳細說明配合所附圖式可令本發明更為 清楚易懂,而相同之元件符號係指相同之元件。 然而,本發明係容許有不同修改及其他形式,而本發 明特定的實施例業已由圖式作範例而顯示並且已在此詳細 地描述。,然而’應了解的是’在此所描述的特定實施例並 非用以限定本發明為特定形式而揭露者,相反,也,在不背 離本發明之精神與㈣之内如所时請專利範圍所定義之 所有修改、等效及其他形式均涵蓋本發明中。 [實施方式] 本發明說明之實施例如以下所述。惟為力求清楚 說明書中實際實施態樣之所有特徵並未全部敘述…, t任何實際實施例之研發中,必須有為數^的^實施 決定以達成研發者的特定目才票,諸 戶' n ^ ^ ^ α _ 丄 甘1151貝施中彼此不 二二 關商業相容之限制。而且,應了解的是, .: 可能㈣而耗時,惟對獲得此項揭露之助Μ的 熟習该項技藝者而f,這不過是例行工作。 I、 半導體製造包含許多不連續製程。报多時候 如半導體晶圓1〇5’半導體裝置等) 種牛(例 工具而逐步製成。本發明之實施例係用於 以:響諸如半導體晶圓1。5接點及/或貫孔等; 互“铽。本發明之實施例亦用於調 之 圓]〇5上夂轉制鞀牛挪^ a ^制+導體晶 。,衣矛v知之蒼數,例如控制遮蔽線 控制内層介電層⑽laye〇厚度、控制互連 產生、 π大、空制預金屬介電層、控制阻障層等 幾何形 > 、。本發明之實 92432 9 200408920 V可用以貫施晶圓電性測試,以決定半導體晶圓1 〇 5 互連位署今兩 之笔阻係數,並且實施控制調整量以調修改該互 連位置之電性特徵。 牙夕至弟3圖’該圖係說明根據本發明實施例所示 之系統300的方塊圖。該系統300之製程控制器31〇能控 ^ 口種铃處理工具9 } Q相關之操作程序。該系、统则能取 付4如關於製造半導體晶圓105之度量衡資料、工具狀態 資料等製造相關資料。胃系統300也可以包括度量衡工: 950以^取侍與製造半導體晶圓105有關之度量衡資料。 系、、先3 0 〇亦包括資料庫單元3 4 〇。該資料庫單元3 & 〇 係用於儲存多種資料,諸如製造相關資料、與操作該系统 3 00二關之資料(例如製造工具910狀態、半導⑼^ 狀恶寺)。,亥貧料庫單元34〇可藉由該製造工具川所 之有關多項製程運作夾枝六',貝也 忭疋儲存工具狀態資料。該資料庫單开 _包括㈣庫伺服器342,以由該資料庫伺服器⑷ 工具狀ή料及/或其他與製造半導體晶圓】Q5有關之制 造資料至資料庫單元345。 衣 該系統3 0 0亦包;|壬么匕 巴括此進行多項電性測試,以提供 體晶圓1 0 5上各種互連位 、 徵相關資料之晶圓電測母Γ ^ ^ 一 ^ wafer electrical test, WET )- 元330。該系統300也勿紅士 早 匕括有夕個能控制半導體晶圓] 上所執行各種製程步驟# I 5 %之子控制器350。舉例來說,該制 牙王控市彳為j 1 0可周以決定電 衣 〈兒付试值,如預設用於特定 位置之電阻係數值,以茲A斗 建 由这子控制器3 50而使用之制 92432 10 200408920 控制器31G來計算實施於半導體晶圓⑼上之各種控制製 程步驟之控制調整量。以下,在f 4圖巾以及以下所附之 敘述將更詳盡地說明及敘述該等子控制器3 5 〇。 此外,孩系統300可包括能控制半導體晶圓1〇5上之 互連位置特徵(如貫孔或接點)之互連控制單元36〇。在第8 圖中以及以下所附之敘述會更詳細地說明及敘述該互連控 制單元360。該系統300能執行各種控制調整量以影響半 導體晶圓1〇5上各種互連位置之特徵,例如控制貫孔曰及/ 或接點之電阻係數。 該製程控制器31〇、子控制器35G、及/或互連控制單 元360可為軟體、硬體或物體單元之獨立電腦單元者可整 合至與該系統300有關之電腦系統中。再者,帛3圖所說 明之方塊圖所表示之各種元件亦可透過系統傳輸線315而 與其他元件連結。該系統傳輸線315可為電腦匯流排線、 虹專用傳知、線、電活糸統傳輸線、無線傳輸鍵或其他可 ”有本和4之助应的熟習言玄項技藝者所實施之習用傳輪 #夕至第4圖’ 6玄圖係根據本發明實施例所說明之 彻器350更詳細的方塊示意。該子控制器35〇可包 :各種控制單元,如遮蔽線路控制單元Ο。、互連幾何形 狀控制早兀420、金屬線路間· j ^ ^ /a ;| ^ inner-layer 層控制單元心預金屬介(P】.e-m⑽ Μ灿1X,PMD)電層控料WG、及/或各種其他控制單 兀’以控制半導體晶圓105上所實施之製程步驟。藉由該 92432 1] 200408920 ^控制器31〇預設之晶圓電測試單元33q及互連特徵之 ::可由料控制器35G使用該資料以控制半導體晶圓 °種部份’如該遮蔽線路、該内層介電層,該幾何形 狀層及該預金屬介電層。 、現在移至第5至第7圖,此等圖式係顯示具溝渠及/ 或貫孔之半導體晶圓1〇5的橫截面示 '基板層530上之内層介電層52〇。在該内層介電層520 ’可形成溝渠540。而該溝渠54〇則可用於形成各種結 ::於-個實施例中,該溝渠54〇可用以形成接點… 個貫施例中,㈣渠54〇可用於執行製 :貫孔之鎮嵌製程;然而,其他具有本揭露之助益的= =技螫者所周知之製程亦可用於製作金屬線路、接點及/ 内二二该溝渠540亦可沿該阻障層510而排列,以隔離 :層Μ層520與該溝渠54〇。一般來說,該溝渠 充填如组或銅等金屬以形成互連位置。某些形成於該溝渠 =0上之互連特徵(如電阻係數等)可影響該遮蔽線路控制 單兀4 1 G如此可调整影響阻障層$ i q形成之控制參數。 阻障層510係更詳細地顯示於第6圖中。該阻障層51〇 包^層㈣m物層㈣、及預金屬介電層63〇。該 纽鼠化物層620可定位於該輕層6iQ及該預金屬介電層 間。調整該預金屬介電層63Q可影響阻障層⑽,並 影響由溝渠540形成接點之特徵。該内層介電層控料_ 430能控制該預金屬介電層㈣之處理,以影響該阻障; 5 ]〇’因而左右溝渠540之特徵。調整該阻障層…之組成 9243: 12 200408920 (例如鈕/妲氮化物/鈕組成物)會影響互連特徵( [I且後激1 ,, j如電 ' 匕外’調整形成該阻障層5 1 0 (請參第6圖) 薄膜厚+度至特定比例亦可影響該互連特徵(例如電阻係之 數)。糟由本發明之實施例也可應用其他金屬沉積製程,、 影響互連之特徵(例如電阻係數)。 以 5在移至第6圖,控制環繞該溝渠54〇之形成物 響形成於該溝渠540的貫孔之特徵。舉例來說可控制該: 層介電層520以影響從該溝渠54〇所形成貫孔之特徵。該 内層介電層控制單元430亦可藉由控制該内層介電層52〇" :徵來影響該溝渠54。之特徵…卜,互連幾何形:控制 早兀CO亦可控制溝渠540之幾何形狀,it而影響金屬沉 ,到溝渠540以形成互連之金屬沉積量。因此,該子控制 器350係用於影響互連位置(諸如以金屬充填而形成貫孔 之溝渠540)之電性特徵。 第7圖係表示形成有貫孔75〇於其中之半導體晶圓 1〇5之橫截面示意圖。在一個實施例+,介電層72。係沉 積於該基板層530上,而兮公+爲 而。亥;丨電層72〇上則形成有金屬層 73〇。該金屬層73〇可句括叙 ι祜鋩及/或銅。在一個實施例中, 可使用鑲嵌製程形成全屈蜱玖7 Λ c '、 乂1屬線路7〇5。該貫孔75〇 一般係形 成為與兩金屬表面(如筮 一 V弟7圖所不之兩金屬線路7〇5)形成 電性搞合。該兩金屬繞跋7 η ς叮丄人 蜀、'果路705可由介電層74〇分隔開。是 以,該貫孔75〇可用於外人 、互k以邊介電層74〇隔開之兩金屬 線路705。由填有如銅之金屬充填物質760之溝渠54”,j 係形成貫孔75〇(請參第5圖)。該貫孔7 50亦可藉由遮蔽 200408920 線路7丨0而與該介電層74q隔離。 該貫孔乃〇及/或其他接點之電 製程之半導體晶圓105所 :數έ影響到由已 们…圍内控制電阻係數可 匕在預 體晶圓105所製造的萝 也產生更多從半導 夠控制遮蔽線路710之⑹ί置/遮蔽線路控制單元川能 上之貫孔750的特徵。因此,運用子"二;;屬層730 影響例如接點及貫孔的互連位置之電;以達到 前饋控制。運用本發明之實施例,可對〜=回饋及/或 —個或多種結構製程(如該 · # 、一互連相關之 層㈣、阻障層51〇、迷莊έ =電層520、預金屬介電 八严 早層〇 34敝線路71〇、溝渠540、貫孔75η 孟屬線路705等)進行控制,冑孔750、 數)。 。正互連特徵(如電阻係 =移至第8圖,該圖係說明互連控制單 砰、,、田的方塊示意圖。該互連控 更 程的半導體晶圓1〇5有關之度量:::0可接受與該經製 乃丨荆〜反里衡貢料。古女旦一 包括與該阻障層510、内層介電声二里L貝料可 η ^ 书智6j〇 '預金屬介電芦^9λ ,溝渠形成之有關用以形成互連位置之測量曰 :制單元36。亦可接收來自子控制器35〇之控制資料= ;;二由製程控制器31〇所指定的互連特徵而影響之控制:: 心生關聯。利用該度量衡資料及/或 貝 ρο ^ 互連扣: β早元360可在半導體晶ffl 105所執行的多重製程 : 進行調整,以影響半導體晶圓]^ 1日寸 忾 、所形成之互連位置特 三(例如該半導體晶圓】05上所形成接點或貫孔之電阻係 92432 14 200408920 數)。 反硬控制單元36〇可包 (如半導體晶圓105上形 b 或決定出可能電特徵 “早元81〇。該互連控制)之貝孔笔特徵 計算單元㈣以預測或決定半導二:包括接點電特徵 的可能電特徵。然後關於該貫孔及/或二=二成接點 料可由該互連處理控制單元830予以審核。ς 2徵資 制單元請能調整各種製程步驟,…連處理控 區阻障層510處理、預金屬介電層咖處1、貝==互連 屬介電層520處理,這些製程步驟皆為可受到…:金 響而控制該子控制器35〇操作之處理步驟。換^貝^ 連㈣制單元㈣能夠計算互連位置之可能;特徵 且k供該糸統300各部適當的校正資料來執行互連位 校正控制。 現在移至第9圖,該圖係為根據本發明實施例之系統 3〇〇之更詳細的方塊圖。在處理工具91〇a,9l〇b上利用複 數個控制輸入訊號或透過線路923或網路所提供之製造參 數來製造半導體晶圓1 〇 5。線路9 2 3上的控制輸入訊號戍 製造參數會透過機械界面9l5a,915b而由電腦系統93〇傳 送到處理工具910a,91〇b中。第一及第二機械界面9i5a, 915b —般係位於該等處理工具910a,910b之外部。另„實 施例中,該第一及第二機械界面9 1 5 a,9 1 5 b係位在該繁进 工具91〇a,9] Ob之内。而該半導體晶圓1〇5則提供至多數 處理工具9 1 0並由多數處理工具9 1 0所承載。在一個實施 200408920 例中,係以手重力士 4 士 中。另-實施例自, !。5至該處理工:9二1方式來提供糊 在-個實施例中二數體晶圓⑽以機械移送)。 上^ λ 夕數丰V肢晶圓1〇5係按批次(如堆疊 於卡匣中)而達送到該處理工具910。
在一個實施例中,該電腦系統93〇會在線路923上傳 I次衣k貝枓至该第一及第二機械界面 91h,9i5b。電腦系統93〇能控制製程操作。在一個實施 例中,該電腦系統93〇即為製程控制器。電腦系統93〇可 耦a到έ有卉夕軟體程式及資料集合(set)之電腦儲存單元 932中。該電腦系統93〇可具有一或多個能執行下述操作 之訊號處理器(未圖示)。該電腦系統93〇應用製造模組以 於線路923上產生控制輸入訊號。在一個實施例中,該萝 造模組940包含決定在線路923上要傳送到該處理工具 910a,910b的多數控制輸入參數之製造方法。 在一個實施例中,該製造模組94〇定義出執行特定製 造製程之製程方法輸入控制。該線路9 2 3上欲為處理工具 A9 1 0a所用之控制輸入訊號(或控制輸入參數)係由該第 一機械界面9 1 5a所接收及製造。線路9M上欲為處理工具 B9 1 Ob所用之控制輸入訊號則係由該第二機械界面9丨5b 所接收及製造。用於半導體製造製程之處理工具9 1 0a, 9 1 〇b例如為步進器、蝕刻製程工具,沉積工具、以及類似 工具等。 由該處理工具910a,910b所製程之一或多片半導體晶 92432 ]6 200408920 圓105也能傳送到度量衡工呈 度量衡工具950可為…1 传度量衡資料。該 呈_ 為放播貝料擷取工具、覆蓋錯誤量測工 /、關鍵尺寸量測工具以及 产晋偷T曰 . 頦似工具寺。在一個實施例中, 又里衡工具9 5 0係審核一或容g έ制 los〇 一 次夕片經製程之半導體晶圓 又里衡肓料分析單元96〇則 谁耔p , 〜」攸4度夏衡工具95〇 半導二 、及分析資料。纟量衡資料係指各種樺於 得:;二= 斤形成裝置之物理或電性特徵。例如:、: 厂=度:衡㈣可為線寬測量值、溝渠深度、側壁角度取 制-%阻及類似特徵。度量衡資料亦可用於 衣裎的半導體晶圓之缺失以 J、 則鉍 能。 用本改善處理工具910之性 資所述,度量衡資料分析單元_所分析之度量衡 ,、晶圓電測試單元33。的電性特徵資料、二: 早凡的資料都可由互連控制I 一 、枓庫 單亓, 早兀來接收。該互連控制 早7L 乂〇可決定貫孔及/或 L制 徵。針對、…… 关及/或實際之電性特 坰敕曰士 連拴制早兀360可以提供與努裎 有關之資料至該處理子控制器 -: 則可對製造半導體晶圓1〇5上所 子3S0 竇γ ·> 订勺〇項製程計算所欲 貝^之回饋及/或前饋校正。 π所叙 -φ1θ] /、口饋及/或Μ饋校正有關之 貝枓則可藉由該子控制器35〇值、、 令關之 4十 傳迗到電腦系統930。妷括 ϋ玄电腦系統9 3 0可以對由车蛘卢 …、傻 .乐統所執行之後續製程進行相對 應的控制調整。 仃相對 現在移至第1 〇圖,該圖将矣-音0 . /口钻表不本發明實施例之流程示 心圖。糸統300係執行在半導 才王不 >紅日日0 1〇5上之製程(方塊 92432 17 200408920 1010)。在半導體晶圓1Q5處理過程中,—般而言,須取得 諸如度量衡資料及/或晶圓測試資料之製造資料。系統300 可取得與經製程的半導體晶Hl〇5有關之度量衡資料(方 塊1 050 )。而後分析該度量衡資料以決定如阻障層特徵、 =屬介電層電特徵、内層介電層特徵、綱徵、及類 以寸必寺遠多特徵(方塊1040 )。該系統300亦可取得盘 該半導體晶圓105上各種互遠 ^ φ ^、 一 〇禋互連位置之電性特徵有關之晶圓 Μ貝料(方塊1〇40 )。系統300會分析該晶圓電性 以決定各種特徵,例如在該半導體…05所形 之特疋接點及/或貫孔之電阻值(方塊1〇5〇)。 在度量衡資料及/或晶圓電性測試資料之分析上,系統 日執订互連4寸敛控制製程以影響半導體晶圓1 05上互 t置(/列如貫孔、接點等)之特徵(方塊1〇60)。回饋及/ :則饋校正可用於控制半導體晶目1〇5上所形成之互連特 /互連杉铽控制製程更詳細的執行步驟係提供於第η =且附帶說明如下。互連特徵控制製程之資料可用於實 ::购圓上之105後續製程,以令接點及/或貫孔之特 了…方、可接叉的預期容許範圍中(方塊1〇7㈨。 見在私至第11圖’係說明如第10圖所指之方塊1060 圖下之執仃互連特徵控制製程之更詳細的步驟流程示意 }^系統3〇0計算與貫孔及/或接點有關之相閱參數(方塊 成〇 )例如,該系統300可計算於半導體晶圓】〇5上所形 #妾占或貝礼有關之内層介電層厚度、阻障層特徵、遮 “路特微、及/或溝渠幾何形狀特徵。系統可使用晶 92432 18 200408920 性測5式育料、互連參數特徵、及/或與互連形成物有關 之:存資料,以決定半導體晶圓105上所形成之互連位置 特徵(方塊1120)。該互連特徵亦與該半導體晶圓ι〇5上所 形成的互連位置之實際或預期特徵有關。該系、统300会決 定半導體晶圓1〇5上時互連位置之實際或預期電性特:是 否落在預期可接受之容許範圍中(方塊113〇)。對於落在預 期可接受範圍内之應料徵決定,系、統3⑻會持續處理半 導體晶圓1〇5 (方塊1140)而不會大幅修改或置換製程。 f隹互連位置之Λ際或預期特徵決定落在可接受範圍之 外時,將執行控制調修改以變更互連特徵(方塊115〇)。 :乜制δ周整可包括調整該内層介電層厚度、預金屬介電層 特徵 '阻障層厚度、遮蔽線路特徵、溝渠特徵以及類似特 徵等。子控制器350接收來自該互連控制單元36〇之資料, 用以影響在半導體晶圓105上所執行之製程步驟,而影響 該互連位置之特徵。第η圖敘述之完整步驟大致上會產生 丸仃如第1 0圖方塊1 060中所述之互連特徵控制製程所實 施之製程。 二利用本發明實施例,可執行影響互連位置特徵之控制 調整,以增加於半導體晶圓1〇5處理中所形成之裝置操作 的正確性。製程控制技術亦可用於影響半導體晶圓105上 所形成互連位置之細微(subtle)特徵,因而可以改善半導體 晶圓1 05所製造的裝置之性能。 本發明所授之原則亦能夠在進階製程控制(Advanced P】0ceSS C〇ntrol,APC)框架,如KLA 丁咖⑴公司所提供 92432 19 200408920 之催化系統下執行。按照進階製程控制框架,該催化系統 係用於半導體設備及材料國際(SEMI)電腦整合製造(CIM)) 框架所相容之系統技術。CIM (用於CIM框架領域構造之 SEMI E81-0699臨時規格)及APC (用於CIM框架進階製 程控制元件之SEMI E93-0999臨時說明書)均可以從(SEMI) 公開取得。該APC框架係執行本發明所教示之控制製程操 作的較佳平台。於一些實施例中,該APC框架為全廠 (factory-wide)軟體系統;因此,本發明所教示之控制策略 亦能實際應用在工廠層面上任何一種半導體製造工具。該 APC框架亦能用在遠端存取及製程性能監控。另外,藉由 運用APC框架,資料儲存會更方便、更具彈性,也比局部 驅動裝置更為便宜。APC框架因在寫入必要軟體碼時有大 量彈性,故可用於更複雜之控制型態。 佈署本發明所教示之控制策略至該APC框架上可能 需要很多軟體構件。除了在APC框架内之構件外,對於涉 及控制系統之各半導體製造工具内寫入電腦腳本。當半導 體製造廠啟動控制系統中的半導體製造工具時,一般會叫 出藍圖以啟動該製程控制器所需要的動作例如覆疊控制 器。該控制方法一般會在這些腳本中定義並且執行。這些 腳本的研發可包括在控制系統研發之主要部分。本發明所 教示之原則亦能夠在其他型態的製造框架下實施。 上述僅為本發明之特定實施例而已,本發明亦可在以 具有在此之教示之助益的熟習該項技藝者所顯而易見的不 同等效之方式來進行修飾及實施。而且,除了下述之申請 20 92432 200408920 專利fe圍之外’在此所不之詳細構成及設計並非用以限定 本發明。因此,上述其特定實施例以可置換或料,且所 有的各種變化均視為落在本發明之範田壽及精神内在此所尋求的保護係如以下之申請專利範圍所述。* 5[圖式簡單說明] 第1圖係習知半導體晶圓製程中之簡單示音圖·第2圖係說明於半導體晶圓製造期間,習二: 之簡化流程示意圖; 衣^ k程第3圖係表示根據本發明說明的 意圖; j <不統方塊示 ::圖係說明根據本發明一個說明的實施例 弟3圖中一個或多個 表不如 第… 之詳細方塊示意圖;圖係根據本發明一個說明的實, 點之半導體晶圓之橫截面示意圖; 月具連接 中半係根據本發明-個說明的實施例 圓阻障層之橫截面示意圖; 之半=='據本發明-個說明的實施例 日日0之橫截面示意圖; 第8圖係根據本發明中表示互連控制單元…广兄月的a例 坌 更砰細的方塊示意圖 中所示之:Γ本發明-個說明的實施例 _先之更詳細的方塊示意圖; Q ·圖係說明根據本發明實施例之方的、^ 圖,U及 」心乃的流程示音 1 說明第5圖 說明具貫孔 說明第 說明第 圖 圖 92432 2】 200408920 圖係根據本發明一個說明 、 1 〇圖所指之互連特η 、貝也例,說明如第 遷4寸致控制製程方法 圖。 又砰細的流程示意 105 310 330 342 350 410 430 510 53 0 610 630 710 730 750 810 820 830 300 系統 3 15 系統傳輸線 340 資料庫單元 345 資料庫儲存單元 360 互連控制單元 420 互連幾何控制單元 元440 預金屬介電層控:單 520 内層介電層 540 溝渠 620 氮化物層 705 金屬線路 720 介電層 740 介電層 7 60 金屬充填物質 導體晶圓 製程控制器 晶圓電測試單元 資料庫伺服器 子控制器 遮蔽線路控制單 内層介電層控制 阻障層 基板層 紐層 預金屬介電層 遮蔽線路 金屬層 貫孔 貫孔電特徵計算單元 接點電特徵計算單元 機械界面 處理工具 電腦系統 互連處理控制單元 915a, 915b 910, 910a, 91〇b 930 923 線路 200408920 940 製造模組 950 度量衡工具 960 度量衡資料分析單元
92432

Claims (1)

  1. 200408920 拾、申請專利範圍·· J •一種方法,包括·· 丄μ施工件之製程步驟· 取得與該工件上之互, 按照該製造資料、隹—置有闕之製造資料,·以及 徵控制製程包括批μ仃互連特徵控制製程,該互連特 J衣枉包括控制與該工件上
    構相關的製程, 、連位置有關之結 以ί工制與该互連位詈 2.如申請專利範圍第巧之方法,"置在有:之:徵。 程步驟籍勺虹 … 八 在4工件上實施製 匕於半導體晶圓上執行之製程步驟。 3·如申請專利範圍第2頊之方本 衣私人1^。 步驟…“ 其中在工件上實施製程 μ匕括衣该半導體晶圓上形成互連位置。 士申。月專利乾圍第3項之方法’其中,該半導 形成互連位置包括於該半導體晶圓上形成貫孔。口上 5.如申請專利範圍第3項之方法’其中’該半導體晶圓上 形成互連位置包括於該半導體晶圓上形成接點。 6·如申請專利範圍第2項之方法,其中取得與該工件上之 互連位置有關之製造資料復包括取得與該經製程之半 導體晶圓有關之度量衡。 7 ·如申請專利範圍第1項之方法,其中取得與該工件上令 互連位置有關之製造資料復包括取得與該經製程之半 導體晶圓有關之晶圓電性測試資料。 8 ·如申请專利範圍第]項之方法,其中進行互連控制穿j矛。 復包括控制阻障層製程、内層介電層製程、預金屬介# 製程、及金屬沉積製程之至少其中一種。 92432 24 2〇〇4〇892〇 9·如申請專利範圍第〗項之方法,其中進行互連控制制 復包括修改該互連位置之電阻係數。 ^程 10 •一種方法,包括: 在工件上實施製程步驟; 取得與該工件上之互連位置有關之度量衡 及 、竹,以 士 μ按照該度量衡資料進行互連特徵控制製程,該互連 斗寸U控制製程包括控制阻障層製程、預金屬介電製程、 内層介電層製牙呈、及金屬沉積製程之至少其中一種,以 衫音與该互連位置有關之電阻值。 η·如申請專利範圍f 10項之方法,其中於該工件上實施 製程步驟復包括於半導體晶圓上執之製程步驟。 1 2 · —種設備,包括·· 用於在工件上實施工件製程步驟之裝置; 用於取付與該工件上之 水科 運位置有關之製造舅枓 之衣置;以及 按照該製造資料谁;^ 、 連彳寸徵控制製程之裝置,該 互連特徵控制製程包括控制與 日日丄 〇成工件上之互遠位置有 關之結構相關的工件,以控制 徵。 L、4互連位置有關的之扣 1 3 · —種系統,包括: 製造工件之處理工具;以及 操作上耦合於該處理工罝 ,,,一之製程控制器,該製轾控 劍态係根據與該工件右彳 件有關之滅造資料來進行互連特微 92432 25 200408920 控制製程,而該互連特 、放趣制剪 上之互連位置有關之結構相*、王則包括控制與該工件 位置有關之特徵。 '衣長’以控制與該互連 該工件係為半 該互連位置包 1 4 ·如申請專利範圍第〗3項之^ 導體晶圓。 系統,其中 1 5 ·如申請專利範圍第1 3項 之系統,发士 括接點及貫孔之至少其中— /、中 /、τ —種。 1 6.如申請專利範圍第1 5項之 、糸統,rf> 係用於控制該互連位置之恭 >、’ 5亥製程控制哭 %阻係數。 17.如申請專利範圍第13項 π統,复Φ ^ 係用於控制阻障層製程,内居介恭 °亥製程控制器 製程、及金屬沉積製程之至 6衣^、預金屬介電 18·如 L士4古 乂其中一種。 •如申❺專利範圍第1 3項之糸 。 〈糸統,復包括: 刼作上耦合於該製程控制器及該制、皮 衡,該度量衡工具係取得與該細制 衣k工具之度量 衡資料; 一的工件有關之度量 操作上耗合於該製程控制器之晶 晶圓電測試單元係取得與該互連位置 忒早元,該 資料;以及 關之電性測試 刼作上耦合於該製程控制器之互連控。 連控制單元係對由該處理工具所進行的工製浐早元’該互 量,以回應該度量衡工具與該電性測試資叶算調整 ]9.如申請專利範 種。 …、之至少其中 圍第】8項之系、统,復包括至+ — ^ 一種操作 92432 26 上耦合於該製程控制器 兮老 卞》工制杰,该子控制哭係姐丄 该處理工具所執行之參 。。心對由 制器所提供之預定互連特徵。 “由5玄製程控 2〇·如申請專利範圍第18 钱h含 糸統,後包括資料庫罝_ 、 料庫單元。 &料之至少其中-種資 21· 一種設備,包括·· 根據有關工件之製造資料實施互 之製程控制器,該互連特徵控制製程包二t制製程 上之互連位置有關之結構相關的製程,以控工,該工件 位置有關之特徵。 工制與该互連 其中 該工件係為半 該互連位置包 該製裎控制器 該製程控制器 22. 如申請專利範圍第21項之設備 導體晶圓。 其中 23. 如申請專利範圍第21項之設備 括接點及貫孔之至少其中—種。 其中 24. 如申請專利範圍第23項之設備7 係用於控制該互連位置之電阻係數^ 25. 如申請專利範圍第21項之㈣,", 係用於控制阻障層製程、内層介電層制,5亥製程控制器 製程、及金屬沉積製程之至:、其::製程、預金屬介電 26·如申請專利範圍第21項之設備,復包:。· 操作上轉合於該製程控制器及:二 衡工具’該度量衡工具係取得與該經心工具之度量 度量衡資料; 义王的工件有關之 92432 27 200408920 曰二桑作上•馬合於該製程控制器之晶圓電夠試單元,該 資料;以及 置有關之電性測試 =作上耦合於該製程控制器之互連控制單元,該互 :制早兀係對由該製程工具所進行之製裎計算調整 里收回應該工具與該電性測試資料之至少立中一種。 27.如申請專利範圍第24項之設備,復包括操作上搞合於 :亥製程控制器之至少一子控制器,該子控制器係回應由 該製程控制器提供之預定互連特徵而對由處理工具所 進行之製程實施控制。 28·-種當電腦執行時,以各種指令編碼之電腦可讀取程式 儲存農置所執行之方法,該方法係包括: 於工件上實施製程步驟; 取得與該工件上之互連位置有關之製造資料;以及 徵控=料進行互連特徵控制製程,該互連特 構相Γ:與…上之互連位置有關之結 29. 如申請鼻利〜工制與该互連位置有關之特徵。 碼之:#圍第28項之電腦執行時,以各種指令鳴 碼之電腦可讀取儲存裝置 彳曰-扁 上實施製程步驟復 執仃之方法,其中於該工件 驟。 是匕括執仃於半導體晶圓上之製程步 30. 如申請專利範圍 碼之電腦可钱負'之包恥執行時,以各種指令編 實施製程步之方法,、其中於工件上 ^ 日日圓上形成互連位置。 92432 28 3 1.如申睛專利範圍第3〇 _ 碼之電腦可1取鍅執订時,以各種指令編 电靶h取儲存裝置所 體晶圓上形成互連位置勺# 方去,其中,該半導 Μ.如申凊專利範圍第3〇項之電腦執行時,以夂 碼之電腦可讀取儲存|置所執行之 。種“編 體晶圓上形成互連位置包括於該去^中,該半導 點。 ^肢晶圓上形成接 33. 如申請專利範圍第29項之電腦執 碼之電腦可讀取儲存裳置所執行、’。種指令編 工件上之互連位置有關之製造資料復V:中取得與該 製程的半導體晶圓有關之。 已括取侍與該經 34. 如申請專利範圍第29項之電腦執行日士 碼之電腦可讀取儲存裝置所執行之方:’以各種指令編 工件上之互連位置有關之製 t其中取得與該 製程的半導體θ圓古„ 貝枓设包括取得與該經 蛉月且日日0有關之晶圓電性洌 3 5 ·如申請專利範圍第2 8 # ' α貝料。 碼之-月…… 之笔腦執行時,以各種指令編 押制:二:㈣存裝置所執行之方法,1中進行互連 “““王復包括控制阻障層製程 八: 金屬介電製程、及金屬沉積製 …層-私、預 36.如申請專利範圍第28 w 少其中〆種。 ^ ^ ^ r ^ %腦執行時,以各種指令編 = :::取儲存裝置所執行之方法,二進行互連 制…包括修改該互連位置之電祖係二 92432 29
TW092125872A 2002-09-30 2003-09-19 Method, apparatus and system for process control at an interconnect level and computer readable program storage device TWI289243B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/260,894 US6842661B2 (en) 2002-09-30 2002-09-30 Process control at an interconnect level

Publications (2)

Publication Number Publication Date
TW200408920A true TW200408920A (en) 2004-06-01
TWI289243B TWI289243B (en) 2007-11-01

Family

ID=32029815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125872A TWI289243B (en) 2002-09-30 2003-09-19 Method, apparatus and system for process control at an interconnect level and computer readable program storage device

Country Status (9)

Country Link
US (1) US6842661B2 (zh)
JP (1) JP2006501676A (zh)
KR (1) KR101001347B1 (zh)
CN (1) CN1685494A (zh)
AU (1) AU2003270745A1 (zh)
DE (1) DE10393397B4 (zh)
GB (1) GB2409339B (zh)
TW (1) TWI289243B (zh)
WO (1) WO2004032225A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8301288B2 (en) * 2004-06-16 2012-10-30 International Business Machines Corporation Optimized scheduling based on sensitivity data
US7235414B1 (en) * 2005-03-01 2007-06-26 Advanced Micro Devices, Inc. Using scatterometry to verify contact hole opening during tapered bilayer etch
US7964422B1 (en) 2005-11-01 2011-06-21 Nvidia Corporation Method and system for controlling a semiconductor fabrication process
KR100759684B1 (ko) * 2006-04-17 2007-09-17 삼성에스디아이 주식회사 건식식각장치 및 이를 이용한 유기전계발광 표시장치의식각방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3320035B2 (ja) * 1991-08-23 2002-09-03 株式会社半導体エネルギー研究所 半導体装置
US5844416A (en) * 1995-11-02 1998-12-01 Sandia Corporation Ion-beam apparatus and method for analyzing and controlling integrated circuits
US6041270A (en) * 1997-12-05 2000-03-21 Advanced Micro Devices, Inc. Automatic recipe adjust and download based on process control window
JP3310608B2 (ja) * 1998-01-22 2002-08-05 アプライド マテリアルズ インコーポレイテッド スパッタリング装置
US6054868A (en) * 1998-06-10 2000-04-25 Boxer Cross Incorporated Apparatus and method for measuring a property of a layer in a multilayered structure
JP3897922B2 (ja) * 1998-12-15 2007-03-28 株式会社東芝 半導体装置の製造方法、及びコンピュ−タ読取り可能な記録媒体
US6157078A (en) * 1999-09-23 2000-12-05 Advanced Micro Devices, Inc. Reduced variation in interconnect resistance using run-to-run control of chemical-mechanical polishing during semiconductor fabrication
JP3910324B2 (ja) * 1999-10-26 2007-04-25 ファブソリューション株式会社 半導体製造装置
JP3556549B2 (ja) * 1999-12-10 2004-08-18 シャープ株式会社 シート抵抗測定器および電子部品製造方法
US6413867B1 (en) * 1999-12-23 2002-07-02 Applied Materials, Inc. Film thickness control using spectral interferometry
US6470230B1 (en) 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6747734B1 (en) 2000-07-08 2004-06-08 Semitool, Inc. Apparatus and method for processing a microelectronic workpiece using metrology
JP4437611B2 (ja) * 2000-11-16 2010-03-24 株式会社ルネサステクノロジ 半導体装置の製造方法
US6958814B2 (en) * 2002-03-01 2005-10-25 Applied Materials, Inc. Apparatus and method for measuring a property of a layer in a multilayered structure
US6828542B2 (en) * 2002-06-07 2004-12-07 Brion Technologies, Inc. System and method for lithography process monitoring and control

Also Published As

Publication number Publication date
DE10393397B4 (de) 2010-09-02
KR101001347B1 (ko) 2010-12-14
KR20050054969A (ko) 2005-06-10
US20040064214A1 (en) 2004-04-01
DE10393397T5 (de) 2005-08-11
WO2004032225A1 (en) 2004-04-15
JP2006501676A (ja) 2006-01-12
TWI289243B (en) 2007-11-01
US6842661B2 (en) 2005-01-11
GB0505536D0 (en) 2005-04-27
GB2409339A (en) 2005-06-22
CN1685494A (zh) 2005-10-19
AU2003270745A1 (en) 2004-04-23
GB2409339B (en) 2006-05-10

Similar Documents

Publication Publication Date Title
TWI301232B (en) Operating a processing system controller in a semiconductor processing system
KR100941741B1 (ko) 통합측정데이타를 피드포워드 데이타로서 이용하기 위한방법 및 장치
TWI453789B (zh) 用於製程控制之產品相關之反饋
TWI306567B (en) Characterization and reduction of variation for integrated circuits
US6708129B1 (en) Method and apparatus for wafer-to-wafer control with partial measurement data
TW200402617A (en) Dynamic targeting for a process control system
TWI221627B (en) Method and apparatus for cascade control using integrated metrology
CN105404091B (zh) 半导体多项目或多产品晶片制造工艺
CN104377183B (zh) 用于多层金属布局的金属焊盘偏移
TWI709187B (zh) 用於晶圓與機台指派的系統、非暫態電腦可讀取媒體及方法
TW201028494A (en) Methods for depositing tungsten films having low resistivity for gapfill applications
TW200413977A (en) Correlating an inline parameter to a device operation parameter
TW201734866A (zh) 半導體元件接腳間路由選擇方法及其設計系統
US6645780B1 (en) Method and apparatus for combining integrated and offline metrology for process control
TWI699863B (zh) 互連積體電路晶片結構與封裝與其製造方法
TW200408807A (en) Method and apparatus for controlling a fabrication process based on a measured electrical characteristic
TW200408920A (en) Process control at an interconnect level
TWI656604B (zh) Semiconductor rewiring method
US6895295B1 (en) Method and apparatus for controlling a multi-chamber processing tool
US6698009B1 (en) Method and apparatus for modeling of batch dynamics based upon integrated metrology
CN108363362B (zh) 半导体机台产能模拟方法及半导体机台产能模拟系统
US7966089B1 (en) Method and apparatus for automated fab control
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
TWI818429B (zh) 半導體封裝結構、方法、器件和電子產品
TWI661326B (zh) 半導體機台產能模擬方法及半導體機台產能模擬系統

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees