TW200307431A - Direct current offset cancellation for mobile station modems using direct conversion - Google Patents

Direct current offset cancellation for mobile station modems using direct conversion Download PDF

Info

Publication number
TW200307431A
TW200307431A TW092108125A TW92108125A TW200307431A TW 200307431 A TW200307431 A TW 200307431A TW 092108125 A TW092108125 A TW 092108125A TW 92108125 A TW92108125 A TW 92108125A TW 200307431 A TW200307431 A TW 200307431A
Authority
TW
Taiwan
Prior art keywords
offset
dacc
signal
component
gain
Prior art date
Application number
TW092108125A
Other languages
English (en)
Other versions
TWI273800B (en
Inventor
Christian Holenstein
Inyup Kang
Matthew Severson
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of TW200307431A publication Critical patent/TW200307431A/zh
Application granted granted Critical
Publication of TWI273800B publication Critical patent/TWI273800B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Circuits Of Receivers In General (AREA)

Description

200307431 玫、發明說明: 相關申請 本申請案主張為2002年4月9日提出的美國臨時申請案號 60/371,692之優先權。 技術領域 本發明概言之係關於電信技術,更特定而言,係關於對 於行動站數據機(MSM,mobile station modem)進行由基頻信號移 除不想要的直流電(DC)偏移之系統及方法。 先前技術 習用的向下轉換一射頻(RF)信號基頻之方法需要兩個轉換 步驟。該RF信號首先向下轉換到一中頻(IF,intermediate frequency) 信號。然後,該IF信號係向下轉換到一基頻信號。在一行 動電訊環境中,此需要一射頻接收器(RFR)晶片、一中頻接 收器(IFR)晶片、一基頻接收器晶面、及其它相關的周邊晶 片,其對於行動電話製造商而言皆相當昂貴。 直接轉換係在一單一步驟中能夠將RF信號直接轉換到基 頻信號。因此,直接轉換可以不需要RF到IF轉換步驟,因 此不需要IFR晶片。 關於直接轉換的問題之一為其會造成相當南的直流電(DC) 偏移位準。這些不想要的直流電偏移包括靜態直流電位準 以及隨時間改變的直流電位準。靜態及隨時間改變的直流 電偏移之來源包括電路不匹配、LO自我混合、及干擾器自 我混合、其每一個皆隨著增益設定、頻率、衰減及溫度而 改變。如果未消除這些直流電偏移,其會降低信號品質、 200307431 限制通過飽和的動態範圍,並增加功率消耗。 目前需要一種對於直接轉換架構消除直流電偏移的系統 及方法。其亦需要一種對於直接轉換架構提供靜態直流電 位準及隨時間改變之直流電位準的補償系統及方法。進一 步需要一種對於直接轉換架構中以一快速及有效率的方法 來取得及消除直流電偏移之系統及方法。 發明内容 本發明可藉由提供一種對於具有直接轉換架構之行動站 數據機進行消除直流電偏移之系統及方法。本發明為一種 快速取得直流電偏移消除區塊,其提供了快速及準確的直 流電偏移估計及消除技術,用以支援直接轉換架構。該快 速取得直流電偏移消除方塊結合了四種機制來在供電、溫 度改變、及由於增加迴路頻寬造成增益改變時可快速地: 得「直流電偏移估計。在移除大部份的直流電偏移之後, 該迴路的頻寬即降低,並增加時間常數來微調先前的估計。 本發明提供—種便宜的解決方案來對於使用-數位基頻 接收器及-射簡收器的直婦換㈣(稱之騎動據 機腦)來接收及傳送⑶祖波形。本發明更進一步^ 及優點,錢本發明各種具體實施财之結似操作 會參考隨附的圖式在下面作細部說明。 實施方式 本發明在此處係參考特定應用之說明性具體實施例 明,其必須瞭解到本發明並不限於此。本技蔹專業人士 接觸過此處所提供的原理者,將可瞭解到在㈣圍的的 200307431 外G正應用及具體實施例,以及本發明將可具有顯著好 處的其它領域。 本發月為種對於具有一直接轉換架構的行動站數據機 (MSM)來由一信號中移除不想要的直流電偏移之系統及方 法本發明可藉由利用一快速取得直流電偏移消除方塊來 70成該快速取得直流電偏移消除方塊使用四個互動機制 來由孩信號中移除該等不想要的直流電偏移。該等互動機 制包括一偏移調整、一粗略式脈衝密度調變器(pDM)迴路、 一微細式(數位)迴路、及一 DAC(數位到類比轉換器)控制器 (DACC)。 口口 在詳細說明該快速取得直流電偏移消除方塊之前,將概 各說明S用的RF到基頻轉換、一直接轉換,以及關於直 接轉換的問題。 圖1所7F為用於向下轉換一处信號到一基頻信號之習用方 法。圖1所示為一圖形100,其y軸1〇2顯示出沿著X軸1〇4之特 足頻率艾下,一 RP信號1〇6、一 IF信號1〇8及一基頻信號 之相對振幅。在這個例子中,处信號106是一以頻率為中 心的CDMA信號。RF信號1〇6至基頻信號11〇的轉換可在一個 步驟中直接轉換完成。如前所述,一处信號到一基頻信號 之轉換通常用兩個步驟來完成。在步騾a中,一卯信號1〇6 向下轉換到IF信號1〇8。在步驟b中,IF信號108向下轉換到基 頻信號110,而以零頻率為中心。 圖2所不為直接轉換一 RF信號到一基頻信號的圖形。圖2 所示為沿著X軸104之特定頻率之下,在乂軸1〇2顯示妳信號1〇6 200307431 及基頻#號110之相對振幅的圖形200。因此,直接轉換可排 除轉換RF信號106到IF信號108之需求。 如前所述,雖然直接轉換可不需要由RP轉換到IF,因此 不需要加入一 IFR到系統中,直接轉換產生不想要的直流電 偏移’其會降低信號品質、限制了透過飽和之動態範圍, 並增加功率消耗。圖3A所示為在一 RF接收器/傳送器系統3〇〇 中一些關於直接轉換的問題之方塊圖。RF接收器/傳送器系 統300尤其是包含了一 RF天線302、一低雜訊放大器304、及 一直接轉換器306。直接轉換器306尤其是包含一混合器3〇8、 一局部振盪器(LO)310、及一低通濾波器(LPF) 312。 天線302係耦合於LNA 304。LNA 304耦合於直接轉換器306, 特別是混合器308。局部振盡器310搞合於混合器308。混合 器308亦耦合於LPF 312。 RF天線302接收及傳送RF信號,例如CDMA信號。低雜訊 放大器304控制該等RF信號之增益。直接轉換器3〇6透過混合 器308及局部振盪器310混合進入的RF信號與一局部振盪器信 就來轉換該RF信號到基頻。局邵振1器31〇包含一強頻率產 生器(未示出)。在此範例中,該局部振盪器頻率為一 CDMA 波段的中心頻率。該混合器308的輸出提供了以零頻率為中 心所圍繞的一基頻信號。低通濾波器312過濾該混合器輸 出’藉以消除來自所有其它波段的信號。 透過天線302進入的一 RF信號傳送通過低雜訊放大器3〇4。 放大器304調整該RF信號之增益。然後該rf信號透過混合器 308及局部振盪器31〇來混合一局部振盪器信號。來自混合器 200307431 308之基頻信號輸出傳送通過低通濾波器312,以消除該基頻 頻率之外的所有信號。 在圖3A中亦說明關於會造成直流電偏移之產生的直接轉 換器306之問題。舉例而言,局部振盪器310可包含一強頻率 產生器,其中來自該類比晶粒的基板之戍漏可造成由局部 振盪器310產生的頻率分別由天線302及放大器304洩漏到導 線303及305,如箭頭314所示。由天線302進入的信號亦洩漏 到局部振盪器310之上,如箭頭316所示。 天線302傳送及接收信號。因此,來自局部振盪器310之一 些洩漏,其可由天線302傳送,如箭頭318所示,由一物體(未 示出)反射,例如一建築物、汽車等,並進入天線302,如箭 頭320所示。當該局部振盪器信號洩漏到該RF路徑,其將與 本身混合而在混合器308之輸出處產生直流電。此亦可在當 該局部振盪器信號洩漏到該RF路徑上,並反射回到天線302 及/或當在該RF琿上的干擾洩漏到該混合器308之局部振盪器 埠上時所發生。雖然無關於直接轉換器306,電路不匹配亦 會產生直流電偏移。這種洩漏及不匹配造成由直接轉換器 306產生的基頻信號在零頻率下產生一大的隨時間改變之直 流電成分。 LNA 304及混合器308將基於該接收的輸入信號之信號強度 來快速地改變增益。該直流電偏移之大小係關連於LNA 304 及/或混合器308之特殊增益設定。圖3B所示為由基頻角度之 增益到直流電偏移位準之改變的影響之時序圖。由時間to到 tl之直流電偏移亦可包含隨時間改變及靜態的成分。隨時間 200307431 變化的成分會由溫度、接收頻率及/或衰減之變異所造成。 溫度改變基本上會造成緩慢的直流電偏移變化。由於頻率 造成的直流電偏移變化為接收頻率中的變化造成的結果。 由於衰減造成的直流電偏移變化係機於產生隨時間變化之 直流電偏移之都普勒效應,其具有最高為都普勒頻率兩倍 之頻率成分。由時間tl到t2之直流偏移可包含隨時間變化及 靜態的直流電偏移成分,類似於由時間to到tl之直流電偏 一增益改變發生在時間tl。在時間tl時,該增益改變造成 直流電偏移中一大的即時性增加。在時間t2時,發生另一個 增益改變。再次地,在增益中的改變造成直流電偏移中的 即時性改變,其類似於在時間tl時的增益變化。在量化方面, 由於基頻增益變化之直流電偏移改變可為所有直流電偏移 中的最大者。一接收器增益變化將會發生的時間以及其將 會改變多少為已知的因素。藉由本發明,可移除該即時性、 靜態及隨時間變化之直流電偏移。 圖4所示為使用直接轉換所產生的一範例性基頻信號 402,且其具有一大的直流電成分404。使用本發明,大的直 流電成分404可被移動。本發明藉由在當一增益變化發生時 開啟該直流電偏移取得電路(DACC方塊)的頻寬來完成,以 非常快速地取得該直流電偏移來移除。此即構成靜態直流 電位準之粗略決定。一旦得到該粗略靜態直流電偏移,並 使用一數位到類比轉換器來在混合器308的輸出處移除,本 發明即窄化該直流電偏移取得電路(DACC方塊)的頻寬來追 200307431 2直流電偏移的微小變異來移除,而不會由於移除的信號 頻清而降低了該接收品質。 本發明藉由加入一快速取得直流電偏移消除方塊來移除 直流電偏移,例如直流電偏移成分姻。圖5所示為一行動 站數據機(MSM)之快速取得直流電偏移消除方塊的高階方塊 圖500。方塊圖500係類似於職收器/傳送器系統·,但進 一步包含一類比到數位轉換器5〇2,其♦馬合於直接轉換器 306 ’特別是LPF 312,及搞合於類比到數位轉換器5〇2之行動 站數據機504。類比到數位轉換器5〇2執行由直接轉換器3〇6 產生的該基頻信號之類比到數位轉換。快速取得直流電偏 移消除方塊藉由減除在該系統内所產生的該直流電之量的 估計來由該基頻信號移除不想要的直流電偏移。此係在數 個地方内完成。直流電偏移移除係在MSM 5〇4内部執行。直 流電偏移移除係藉由輸入MSM 504的一輸出回到類比到數位 轉換器502或該LPF 312的輸入來執行,藉此形成一反饋迴路 506。直流電偏移移除亦可使用另一個反饋迴路5〇8透過一 8 位元DAC 510由MSM 504到該LPF 312的輸入來執行。 圖6所示為本發明的快速取得直流電偏移消除方塊的更為 細部的方塊圖600。在方塊圖600中的虛線601區隔了 一類比 接收纟ί) 部伤603與该快速取仔直流電偏移消除方塊的 MSM 504。该快速取仔直流電偏移消除方塊包含直流轉換哭 306及類比到數位轉換器502,其皆位在類比接收前端603之 内。該快速取得直流電偏移消除方塊進一步包含一基頻滤 波器605、四個彼此互動的機制602、604、606及608來移除不 -12- 200307431 想要的直流偏移,及一序列匯流排介面620,其皆位在MSM 504 之内。該等四個機制包括一偏移調整602、一粗略式(PDM)迴 路604、一微細式(數位)迴路606、及一 DAC控制器608。該等 四個機制602、604、606及608依據該系統的模式可以獨立地 使用,或彼此結合使用。 偏移調整602係在數位領域下操作。偏移調整602為一可程 式化數值(代表該直流電偏移之估計),其由該基頻信號中減 除。該可程式化數值係儲存在一微處理器可程式暫存器中, 並可隨時更新。 粗略式(PDM)迴路604同時在數位及類比領域中作業。粗略 式(PDM)迴路604在偏移調整602之後由該基頻信號中移除該 直流量偏移。在該基頻信號中的該直流電偏移經由反饋迴 路506移除到類比接收前端603之直接轉換器306或ADC 502。 微細式(數位)迴路606如其名所示為在數位領域中作業。 微細式(數位)迴路606移除了在粗略式(PDM)迴路604或任何其 它的粗略移除直流電偏移之方法之後仍殘留的直流電偏 移。此係經由在MSM 504内的一小型數位反饋迴路來執行。 DAC控制器608亦在數位領域中作業。DAC控制器608根據 溫度及增益設定來運算週期性直流電偏移值,並在由反饋 迴路508所代表的一序列匯流排介面(SBI)上的直接轉換器306 中寫入這些數值回到類比到數位轉換器510。 該快速取得直流電偏移消除方塊根據四個機制602、604、 606及608中所需要的那一個來移除該直流電偏移來自數種模 式中的一個模式下作業。該四個機制602、604、606及608可 -13 - 200307431 獨立或結合使坷來提供所需要的直流電偏移修正。表1所示 為可能組合之範例。雖然在表1中顯示有5個模式,本發明 並不限於這5種模式。亦有可能其它的組合。 在僅有DACC模式中,DACC 608週期性地,或當觸發時, 透過SBI介面620利用直流電偏移估計來更新直接轉換器 306。該直流電偏移估計係基於溫度、低雜訊放大器(LNA)304 及混合器308之增益設定,及其它因素。粗略式(PDM)迴路604 在僅有DACC模式中除能。 在DACC及PDM模式中,使用了 DACC 608及粗略式(PDM)迴 路604。DACC 608在啟動時使用一次,然後即停止作業。但 是,在啟動期間用於更新直接轉換器306之直流電偏移估計 在連續作業期間即保留,並應用在直接轉換器306中。在除 能DACC 608之後,致能了粗略式(PDM)迴路604。粗略式(PDM) 迴路604係用來追跡及取得直流電偏移中任何的改變。 在DACC及微細式模式中,使用了 DACC 608及微細式(數位) 迴路606。DACC 608透過SBI介面602利用粗略直流電估計來更 新直接轉換器306。微細式(數位)迴路606用來移除任何的殘 餘偏移。粗略式(PDM)迴路604在DACC及微細式模式中除能。 在該PDM及微細式模式中,使用了粗略式(PDM)迴路604及 微細式(數位)迴路606。粗略式(PDM)迴路604係用來粗略地追 跡及取得直流電偏移。微細式(數位)迴路606亦作業來移除 在粗略式(PDM)迴路604之後殘留的該隨時間變化的直流偏 移。在此模式期間,DACC 608絕不用於更新直接轉換器306 中的 DAC510。 -14- 200307431 該作業的最後模式為該偏移調整及DACC模式。在此作業 模式中,一靜態偏移調整即置於一暫存器中,並由在該基 頻濾波器605之輸出處的基頻信號中減除。此允許在LpF 312 或ADC 502之輸入處所看到的該DC偏移在該LPF 312及/或ADC 502產生大的隱含直流電偏移時保持的很小。然後該寬頻传 號傳送到DACC 608,且該直流電偏移估計送回到直接轉換器 306。此方法防止類比到數位轉換器502之飽和,藉此使得類 比到數位轉換器502具有移除直流電之較佳的範圍,或其藉 由取小化在LPF 312之輸入處的靜態直流電偏移來改進LpF 的線性度及動態範圍。在一具體實施例中,用於決定該偏 移調整暫存器數值之方法如下述。該LPF 312的輸入在此方 法中為短路。初始時,零係置於該偏移調整暫存器中,直 到該直流電偏移之估計值即累積在微細式(數位)迴路6〇6 中。一微處理器將由微細式(數位)迴路6〇6内的一暫存器中 讀取該直泥電偏移之估計值,並寫入該數值到該偏移調整 暫存器,以在該基頻信號進、DACC6〇8或微細式(數位)迴路 606之d吏用偏#調整6〇2來致能要被移除的直流電偏移。 -15- 200307431 表i 模式 說明 僅 DACC 該DACC透過該SBI介面更新具有直流 電偏移估計的直接轉換器。 該粗略式(PDM)迴路即被除能。 DACC 及 PDM 該DACC在啟動時使用一次,然後即停 止作業。但是,該粗略式(PDM)迴路被 致能,並用於追跡及取得任何的直流 電偏移改變。 DACC及微細 式 該DACC透過該SBI介面利用粗略直流 電偏移估計來更新該直接轉換器。該 微細式迴路係用來移除任何的殘留偏 移。該粗略式(PDM)迴路即被除能。 PDM及微細式 該粗略式(PDM)迴路係用於粗略式取得 及追跡。該微細式迴路移除任何殘留 的直流電偏移。 該DACC被除能。 偏移啁整與 DACC 初始時,該偏移調整設定為零,且使 用該粗略式(PDM)迴路來決定所需要的 直流電偏移量。一旦已經決定該直流 電偏移,則該偏移調整即設定為直流 電偏移值,並在該信號進入該DACC方 塊之$由該信號減除。該DACC係用於 取得及追跡。此可防止該ADC飽和, 動態範圍。 -16- 200307431 孩四個機制602、604、606及608之每一個包括一同相(I)成 分及一正交(Q)成分。每個機制(602、604、606及608)之I及Q 的成分為相同。因此,對於該四個機制6〇2、604、606及608 之每一個僅有一個成分(1或Q)來在以下詳細顯示。 偏移調整機制 圖7所示為對於該基頻信號之同相①或正交(q)成分之偏移 調整602的方塊圖。偏移調整6〇2由LpF 312及ADC 502移除靜態 直泥電’所以該直流電偏移電壓不會超過在LpF 312之輸入
處的某些限制,其會降低了 LPF 312或ADC 5〇2之線性度及動 怨fc圍。圖7所示為接受來自基頻濾波器605之基頻信號的 偏移調整602。偏移調整6〇2包含一暫存器7〇2及一加法器7〇4。 暫存态702係耦合於加法器7〇4。暫存器7〇2為一 18位元暫存 务。在暫存器702中所保持的數值由該基頻信號濾波器6〇5之 輻出減除。在暫存器7〇2中的數值係由微處理器控制。該微 處理器可選擇來寫入任何數值在暫存器7〇2中。在一具體實
施二中^該暫存器702的數值係由在微細式(數位)迴路6〇6中 、主累和w之輻出所決定。來自微細式(數位)迴路6㈨中的 '、、、。之數值係由一彳政處理器讀取。然後該微處理器將寫 、,累知的數值到暫存器7〇2,藉以由該基頻信號之輸出中 減除一靜態直流電偏移。 ,在-具體實施例中’使用了偏移調整6〇2。大多數隱含在 孩基頻信號中的直流電偏移將已經由其它的機制_、606及 斤私除但①,由於輸入電壓到直接轉換器306或ADC 502 中一基頻類比滤波器之限制,需要使用偏移調整.當需 -17- 200307431 要偏移調整602時’在暫存器702中的數值由基頻數位濾波器 605之I及Q輸出中減除。當未使用偏移調整602時,在暫存器 702中的數值即設定為零⑼。 粗略式(PDM)迴路機制 圖8所示為用於基頻信號之I或Q成分之粗略式(PDM)迴路 604的方塊圖。粗略式(PDM)迴路604由該基頻信號之I及q成 分中移除直流電偏移。粗略式(PDM)迴路604在兩個主要模式 中作業。弟一模式為该取得模式。該取得模式在當該數位 接收前端在取得該直流電偏移的程序中所使用。第二模式 為該追跡模式。該追跡模式係在當該數位接收前端在追跡 該直流電偏移的程序中,並造成該接收器效能之最小的降 低時所使用。 圖8所示為接受來自基頻濾波器(BBF) 605之基頻信號的工或 Q成分之粗略式(PDM)迴路604。此係發生在偏移調整暫存器 702被設定為零時。另外,粗略式(PDM)迴路在偏移調整6〇2 已經移除I或Q成分之靜態直流電之後接受來自偏移調整6〇2 之基頻信號的I或Q成分。該基頻信號之I及q成分為18位元 的信號。 粗略式(PDM)迴路604包含一增益元件802、一累積器元件 804、一脈衝密度調變器(pdm) 806、一多工器610、一 RC電路 808、及墊618。增益元件820耦合於累積器元件804。累積器804 耦合於PDM 806。PDM 806耦合於多工器610。多工器610耦合 於RC電路808。RC電路808耦合於墊618,而墊618透過反饋迴 路506耦合於直接轉換器306或ADC 502。 -18- 200307431 增益元件802包含耦合於一可程式偏位器810之多工器 809。增益元件802將來自該基頻信號之I或Q成分之輸入資料 乘以一比例因子。該比例因子係基於粗略式(PDM)迴路604是 否在取得模式或追跡模式來選擇。一信號PDM_ACQ_TRACK_n 控制多工器809。PDM_ACQ_TRACK_n*由一有限狀態機器所 控制的一内部信號。該有限狀態機器在以下參考圖10來說 · 明。如果粗略式(PDM)迴路604在取得模式,PDM_ACQ_TRACK_n · 信號將選擇一高增益,如圖8所示之粗略式取得偏移比例器 (CG_ACQ_OFFSET_SCALER),成為該多工器809之輸出信號。 -聲 此造成粗略式(PDM)迴路604來代表在該接收路徑中的一高通 濾波器具有1 KHz之3 dB濾波器頻寬。如果粗略式(PDM)迴路 604在追跡模式中,PDM_ACQ_TRACK_n信號將選擇一低增 益,如圖8所示之粗略式軌跡偏移比例器 · (CG_TRC_OFFSET_SCALER),成為該多工器809之輸出信號。此 ‘ 將產生100 Hz之3 dB的高通濾波器頻寬。本發明對於取得及追 跡模式並不分別受限於1 KHz 3 dB頻寬及1〇〇 Hz 3 dB頻寬。相 關技藝中的專業人士將可知道使用其它的3 dB頻寬並不背離 鲁 本發明的範圍。 可程式偏位器810接收多工器809的輸出,並偏位該18位元 ' 的I或Q基頻輸入信號由來自多工器809之選擇的比例器數值 t 所指定的量。該可程式偏位器810之輸出提供了一 32位元的I 或Q基頻輸出信號。 累積器804係用來累積在該基頻信號中該直流電偏移的估 計。累積器804包含經由一多工器814而耦合到一暫存器816 -19- 200307431 之飽和加法器幻2。該暫存器816的輸出連接到飽和加法器 812 ’藉此提供一反饋迴路。飽和加法器812接受來自該可程 式偏位器810之輸出做為輸入該進入資料,且該資料由該暫 存器816的輸出送回,並提供代表該進入I或q資料的總和之 輸出值,及來自暫存器816之反饋資料,用於累積該直流電 偏移之估計。 多工器814選擇來自飽和加法器812之輸出,或來自一微 處理备介面之輸出(顯示為wr_data)。多工器814由一 CG一ACCUM一LOAD (粗略式累積器負載)信號所控制。該 CG一ACCUM—LOAD信號代表是否要使用來自該微處理器介面 之資料(即wr一data)。來自該微處理器介面之輸出的選擇允許 累積器804來載入一已知值。此可進行粗略式(pDM)迴路6〇4 之測試及偵測。在正常的作業下,多工器814將選擇來自飽 和加法器812之輸出。 暫存益816係用來儲存來自飽和加法器812之輸出值或來自 該微處理器介面(未示出)之輸出值。一連接到暫存器816之 粗略式時脈信號係用來計時暫存器816。在一具體實施例 中,粗略式時脈信號為_1〇MHz時脈信號。相關技藝中的專 業人士將可知道使用其它的時脈頻率並不背離本發明的範 來自累積器804之32位元 介面來監視、測試及偵剛 仏號之15個最高有效位元 累積器804之32位元的輸出 的輸出信號即傳送到該微處理器 。來自累積器804之32位元的輸出 即傳送到PDM 806。藉由去除來自 k唬乏最低有效位元,機制6〇4正 -20- 200307431 進行一除法。· 多工器610選擇來自PDM 806之直流電偏移之累積的數值, 或選擇其它的習用方法來取得該直流電偏移。在另一具體 實施例中,未使用多工器610。而是該PDM 806的輸出直接傳 送到RC電路808。 該PDM 806之輸出提供代表了該直流電偏移之估計的一脈 衝密度調變的類比信號。該類比信號可包含由PDM 806所引 進的較高頻率。為了移除在該類比信號中的此高頻内容,RC 電路808提供了由該RC時間常數所定義的低通濾波。RC時間 常數愈大,在RC電路808之輸出處的類比直流電偏移值愈平 滑。RC電路808使得PDM 806產生一乾淨的直流電壓。 PDM 806以及RC電路808建構了一數位到類比轉換器。PDM 806以及RC電路808轉換累積器804的輸出到一類比信號。 RC電路808包含一阻抗網路616、一電容器614、及一多工 器612。多工器612係用來自阻抗網路616選擇一電阻,以提 供該RC時間常數的阻抗部份。多工器612由PDM_ACQ_TRACK_n 所控制。如果PDMj\CQ_TRACK_n代表該粗略式(pdm)迴路604 係在取得模式,即選擇該較低的阻抗時來提供該RC時間常 數。一較低的阻抗值提供一較小的時間常數,因此造成快 速取得直流電偏移,而不需要妥協於粗略式(PDM)迴路604的 穩定度。當PDM_ACQ__TRACK」i代表粗略式(PDM)迴路604在追 跡模式時,選擇較大的阻抗值來提供該RC時間常數。一較 大的阻抗值提供一較大的時間常數,並藉此降低來自pDM 8〇6 之雜訊。 200307431 在由該直流t偏移值中移除高頻内容之後。該直流電偏 移值即在直接轉換模組306中由該類比信號減除。 因此,當粗略式(PDM)迴路604在取得模式時,增加增益元 件802。增益的增加即開啟了由粗略式(PDM)迴路604所定義 的該I或Q高通濾波器之頻寬,如圖9A所示,藉以更為快速 地取得該直流電偏移之估計來移除。此增益的增加使得該 粗略式(PDM)迴路604之高通特性較不準確,亦會引進來自 PDM 806之更多雜訊,因為該RC時間常數在取得模式中降 低。 在該追跡模式期間,降低了增益元件802。此增益的降低 窄化了由粗略式(PDM)迴路604所定義的I或Q高通濾波器,如 圖9B所示。此產生了該直流電偏移之較高精度的估計,並 降低了由於較高的RC時間常數之PDM 806的類比輸出中的雜 訊,藉此限制了由於高通濾波帶來的頻譜損失。 圖10所示為一 PDM取得/追跡模式有限狀態機器1000。雖然 本發明使用一狀態機器來說明,相關技藝之專業人士將可 知道可利用使用一微處理器之其它實施方式而並不背離本 發明的範圍及精神。有限狀態機器1000包含四種狀態:一追 跡狀態1002、一混合器308之取得狀態1004、一低雜訊放大器 (LNA) 304之取得狀態1006、及混合器308及LNA 304之取得狀 態1008(亦稱之為「取得兩者」狀態1008)。有限狀態機器1000 如下所述地作業。表4說明粗略式(PDM)迴路604之作業模式。 在來自該微處理器之重置信號上,粗略式(PDM)迴路604進 入追跡狀態1002,而PDM 806設定為0x0。在追跡狀態1002中, -22- 200307431 该PDM迴路以100 Hz的3dB面通遽波器頻寬運行,以緩慢地追 跡直流電偏移。該RC時間常數及增益元件802設定為追跡。 粗略式(PDM)迴路604將由追跡狀態1〇〇2進入三個取得狀態 1004、1006或1008中的一個,分別在一混合器改變、一 lna 改變、或一混合器改變及一 LNA改變時。粗略式(PDM)迴路6〇4 保持運^亍’且该累積洛816之累積器數值在由狀態1〇〇2轉換 到1004、1006或1008期間被保留。RC時間常數808及增益元件 802係在由狀態1002轉換到1004、1006或1〇〇8期間設定來透過 PDMjVCQJTRACK^n取得。 在一混合器改變時,粗略式(PDM)迴路604進入混合器取得 模式或取得混合器狀態1004。在混合器取得模式1〇〇4中,該 PDM迴路保持被致能。在由追跡狀態1〇〇2轉換到取得混合器 狀態1004期間保留該累積器816之累積器數值,該累積器數 值係做為在取得模式期間該PDM迴路的開始值。增益元件8〇2 及RC時間常數808係在取得模式中。一混合器計時器(如圖u 所示,並在以下參考圖11來說明),其被致能為一向下計數 器。如果當在混合器取得模式1004中發生一 LNA改變,粗略 式(PDM)迴路604將進入同時的混合器及LNA取得模式10〇8(在 以下詳細說明)。該累積器816的累積器數值在由狀態1004轉 換到1008期間被保留。當該混合器計時器向下數到〇時,或 換言之,到時間(mix一timer一term),粗略式(pdm)迴路604將回到 追跡狀態1002。該累積器816的累積器數值在由狀態1004轉 換到1002期間被保留,並在該連續追跡模式期間做為該PDM 迴路的開始值。同時,在由狀態1004轉換到1〇〇2期間,RC時 -23- 200307431 間常數808及‘增益元件802即設定回到追跡通過 PDM_ACQ_TRACK_n。如果該混合器計時器終止而發生LNA改 變時,粗略式(PDM)迴路604將進入LNA取得模式1006。該累 積器816之累積器模式將在由狀態1〇〇4轉換到1006期間被保 留。 粗略式(PDM)迴路604將由追跡狀態1〇〇2進入LNA取得模 式,或在一 LNA改變時之取得LNA狀態1006。在LNA取得模 式1006中,該PDM迴路保持被致能。在由追跡狀態1〇〇2轉換 到取得混合器狀態1006期間保留該累積器816之累積器數 值,該累積器數值係做為在取得模式期間該PDM迴路的開 始值。增益元件802及RC時間常數808係在取得模式中。一 LNA 計時器(如圖11所示,並在以下參考圖11來說明),其被致能 為一向下計數器。如果當在LNA取得模式1006中發生一混合 器改變,粗略式(PDM)迴路604將進入同時的混合器及LNA取 得模式1008(在以下詳細說明)。該累積器816的累積器數值在 由狀態1006轉換到1008期間被保留。當該LNA計時器向下 數到0時’或換了之,到時間(IxiaJimerJerm),粗略式(PDM)迴 路604將回到追跡狀態1〇〇2。該累積器816的累積器數值在由 狀態1006轉換到1002期間被保留,並在該連續追跡模式期間 做為該PDM迴路的開始值。同時,在由狀態1〇〇6轉換到1〇〇2 期間,RC時間常數808及增益元件802即設定回到追跡通過 PDM_ACQ_TRACK_n。如果該LNA計時器終止而發生混合器改 變時,粗略式(PDM)迴路604將進入混合器取得模式1004。該 累積器816之累積器模式將在由狀態1006轉換到1004期間被保 -24- 200307431 留。 粗略式(PDM)迴路604將在同時發生一混合器及LNA改變時 由追跡狀態1002進入取得兩者狀態1008。在取得兩者模式1008 中,該PDM迴路保持被致能。在由追跡狀態1002轉換到取得 混合器狀態1008期間保留該累積器816之累積器數值,該累 積器數值係做為在取得模式期間該PDM迴路的開始值。增 益元件802及RC時間常數808係在取得模式中。該LNA計時器 及該混合器計時器皆被致能。如果該LNA計時器在該混合器 計時器之前終止,則粗略式(PDM)迴路604將進到混合器取得 模式1004。如果該混合器計時器在該LNA計時器之前終止, 則粗略式(PDM)迴路604將進到LNA取得模式1006。如果該LNA 計時器及該混合器計時器同時終止,粗略式(PDM)迴路604將 回到追跡狀態1002。該累積器816之累積值在任何轉換時被 保留,並做為在任何的新狀態中PDM迴路之開始數值。同 時在由狀態1008轉換到1002期間,RC時間常數808及增益元 件802即設定回來追跡通過PDM_ACQ_TRACK_n。 -25- 200307431 表4 模式 說明 混合器取得 該PDM迴路以該粗略式累積器致能來設定 該PDM數值。 該RC時間常數僅在一混合器增益變化 CG_MIX_ACQ_TIME之後的追跡及取得之 間切換,而將決定何時回到追跡模式。 LNA 取得 該PDM迴路以該粗略式累積器致能來設定 該PDM數值。 該RC時間常數僅在一 LNA增益改變之後於 追跡及取得之間切換。該 CG_LNA_ACQ_TIME將決定何時回到追跡 模式。 兩者取得 該PDM迴路以該粗略式累積器致能來設定 該PDM數值。 該RC時間常數在當有混合器增益改變或 LNA增益改變時即在追跡及取得之間切 換。 該較長的計時器數值(CG_MIX_ACQ_TIME 或CG_LNA_ACQ_TIMER)將決定何時回到 追跡模式。 圖11所示為一 PDM取得/追跡模式控制電路1100。控制電路 1100包括兩個計時器電路1102及1104,分別用於控制在一 LNA 增益改變及一混合器增益改變之後在取得模式中所花的時 -26- 200307431 間。 計時器電路1102包含一計數器1103。計時器電路1102用於 決定在一 LNA 304增益改變之後維持在取得模式之時間長 度。lna_timer_en及lna_timer_ld係由有限狀態機器1〇〇〇所控制。 當設定lnajimer_ld時,一初始時間計數(CG_LNA_ACQJTIME)載 入到計數器 1103 中。當設定 MICRO_MIX_TIMER_EN 及 lna_timer_en 時,計數器1103可開始由CG_LNA_ACQ_TIME向下計數。當計 數器1103到時間時,計時器1102即終止。換言之,當計數器 1103到達零時,粗略式(PDM)迴路604可離開取得模式,並回 到追跡模式。如果在一 LNA增益改變之後不想取得該直流電 偏移,該MICRO_LNA_TIMER_EN可設定為零,使得狀態機器1000 運作在混合器取得模式中,如表4所示。 計時器電路1104包含一計數器1105。計時器電路1102用於 決定在一混合器308增益改變之後維持在取得模式之時間長 度。mixerj:imer_en及mixer_timer_ld係由有限狀態機器1000所控制 。當設定 mixer_timer_ld 時,一初始時間計數(CG_MIX_ACQ_TIME) 載入到計數器1105中。當設定mix_timer_en及 MICRO_MIX_TIMER_EN時,計數器 1105可開始由 CG_MIX_ACQ_TIME向下計數。當計數器1105到時間時,計時 器1104即終止。換言之,當計數器1105到達零時,粗略式(PDM) 迴路604可離開取得模式,並回到追跡模式。如果在一 LNA 增益改變之後不想取得該直流電偏移,該 MICRO_MIX_TIMER_EN可設定為零,使得狀態機器1000運作在 LNA取得模式中,如表4所示。 -27- 200307431 微細式(數位)消 >佘迴路機制 微細式(數位)消除迴路606為直流電偏移消除之四種機制 602、604、606及608中最精確者。微細式(數位)消除迴路606 移除了在應用該粗略式直流電偏移消除或任何其它的偏移 消除方法之後仍存在的該基頻信號之I及q成分中的直流電 偏移。 圖12所示為對於該基頻信號之I或Q成分的微細式(數位)消 除迴路606之細部方塊圖。微細式(數位)消除迴路6〇6包含一 飽和加法器1202、一增益元件1204、及一累積器1206。飽和 加法器1202耦合於增益元件1204。增益元件1204耦合於累積 器1206。累積器1206透過一反饋迴路1208耦合到飽和加法器 1202。 飽和加法器1202接受透過反饋迴路1208來自偏移調整602之 18位元的I或Q成分及累積器1206的一 18位元輸出做為輸入。 該飽和加法器1202的輸出為來自偏移調整602之18位元的I或 Q成分與來自累積器1206之32位元的輸出之18個最高有效位 元之間的差異。 增益元件1204包含一多工器1210及一可程式偏位器1212。 增益元件1204將該飽和加法器1202之輸出乘以一比例因子。 該比例因子係基於微細式(數位)消除迴路606是否在取得模 式或追跡模式來選擇。DACC 608控制了微細式(數位)消除迴 路606中取得模式與追跡模式之間的切換。一信號 DACC—ACQ_TRACK一η控制多工器 1210 〇 DACC—ACQ—TRACK—η 為 由一有限狀態機器所控制的内部信號。該有限狀態機器在 -28 - 200307431 以下參考圖14來說明。如果微細式(數位)消除迴路606在取 得模式中,DACC_ACQ_TRACK_n信號將選擇一高增益,如圖12 所示之微細式取得偏移比例器(FG_ACQ_OFFSET_SCALER)做為 多工器1210之輸出信號。此會造成微細式(數位)迴路606來代 表在該接收路徑中的一高通濾波器,其具有100 KHz之3 dB濾 波器頻寬。如果微細式(數位)消除迴路606在追跡模式中, DACC_ACQ_TRACK_n信號將選擇一低增益,如圖12所示之微 細式追跡偏移比例器(FG_TRC_OFFSET_SCALER)做為該多工器 1210之輸出信號。此將產生1 KHz之3 dB高通濾波器頻寬。本 發明對於取得及追跡模式並不分別受限於1〇〇 KHz 3 dB頻寬及 1 KHz 3 dB頻寬。相關技藝中的專業人士將可知道使用其它 的3 dB頻寬並不背離本發明的範圍。本發明亦不限於該微細 式(數位)迴路606之第一階高通濾波器結構。相關技藝中的 專業人士將知道可使用其它的高通濾波器結構而並不背離 本發明的範圍。 可程式偏位器1212接收多工器1210的輸出,並偏位該18位 元的I或Q基頻輸入信號由來自多工器1210之選擇的比例器數 值所指定的量。該可程式偏位器1212之輸出提供了一 32位元 的I或Q基頻輸出信號。 累積器1206係用來累積在該基頻信號中該直流電偏移的估 計。累積器1206包含經由一多工器1216而耦合到一暫存器1218 之飽和加法器1214。該暫存器1218的輸出連接到飽和加法器 1214,藉此提供一反饋迴路。飽和加法器12i4接受來自該可 程式偏位器1212之輸出做為輸入該進入資料,且該資料由該 -29- 200307431 暫存器1218的輸出送回,並提供代表該進入“戈卩資料的總和 之輸出值,及來自暫存器1218之反饋資料,用於累積該直流 電偏移之估計。 夕工斋1216選擇來自飽和加法器1214之輸出,或來自該微 處理w ;丨面之輻出(顯示為呢一^血)。多工器UK由一 ?0一八(^1^一0)八0(微細式累積器負載)信號所控制。該 FG—ACCUM一LOAD # 5虎代表是否要使用來自該微處理器介面 之貝料(即wr一data)。來自該微處理器介面之輸出的選擇允許 累積益1206來載入一已知值。此可進行微細式(數位)消除迴 路606之測試及偵測。在正常的作業下,多工器i2i6將選擇 來自飽和加法器1214之輸出。 暫存器1218係用來儲存來自飽和加法器1214之輸出值或來 自藏微處理詻介面(未示出)之輸出值。一連接到暫存器i2i8 之微細式時脈信號係用來計時暫存器1218。在一具體實施例 中,彳政細時脈#號為一 1〇 脈信號。可使用其它的時脈 ㉙率而不3離本發明的範圍。—用來在—DAC更新之後清 除梟存态1218之微細式累積器清除信號係由DAC控制器6〇8 所處理。 來自累積益1206< 32位元的輸出信號即傳送到該微處理器 ;1面來監視、測試及偵測。在一具體實施例中,來自累積 詻1206又32位兀輸出信號即縮減到一比位元數值,並透過反 饋迴路1208傳送到飽和加法器12〇2。該反饋迴路12〇8承載了 3暫存态1218(直流電估計。在飽和加法器12〇2中由該基頻 信號減除該直流電估計由該基頻信號移除該直流電内容。 -30- 200307431 因此微細式(數位)迴路606代表在該接收信號路徑上的一高 通濾波器。 DAC控制器
用於移除不想要的直流電偏移之最後機制為DAC控制器 (DACC) 608。DACC 608透過序列匯流排介面620控制在直接轉 換器模組306中的類比到數位轉換器(DAC) 510。DACC 608基於 由DACC 608中的一估計器或任何其它的直流電估計器所運算 的直流電偏移值來提供直接轉換器模組306中的DAC 510之更 新。DACC 608基於增益改變、溫度改變、接收頻率及該直流 電偏移值之時間及偏位來更新DAC 510之直流電偏移值。 圖13所示為該基頻信號之I或Q成分之DACC 608的方塊圖 1300。DACC 608包含一估計器1302、一多工器1340、一乘法 器1342、複數個累積器1344及SBI寫入邏輯620。估計器1302耦 合於多工器1340。多工器1340耦合於乘法器1342。乘法器1342 耦合於累積器1344,且累積器1344耦合於SBI寫入邏輯620。
估計器1302類似於微細式(數位)消除迴路606。在一具體實 施例中,微細式(數位)消除迴路606可以取代估計器1302來使 用。微細式(數位)消除迴路606來取代估計器1302可簡化該設 計,但在選擇該微細式(數位)消除迴路606時提供較少的彈 性0 估計器1302包含一飽和加法器1304、一增益元件1306、及 一累積器1308。飽和加法器Π04搞合於增益元件1306。增益 元件1306耦合於累積器1308。累積器1308透過一反饋迴路1338 ί馬合於飽和加法器1304。 -31 - 200307431 飽和加法器1304接受透過反饋迴路1338來自偏移調整602之 18位元的I或Q成分及累積器1308的32位元輸出之18個最高有 效位元做為輸入。該飽和加法器1304的輸出為來自偏移調整 602之I或Q成分與來自累積器1308之輸出之間的差異。 增益元件1306包含一多工器1310及一可程式偏位器1312。 增益元件1306將該飽和加法器1304之輸出乘以一比例因子。 該比例因子係基於DACC 608是否在取得模式或追跡模式來選 擇。一信號DACC_ACQJTRACK_n控制多工器1310 。 DACC^ACQ_TRACK_n為由一有限狀態機器所控制的一内部信 號。該有限狀態機器在以下參考圖14來說明。如果DACC 608 係在取得模式,DACC_ACQ_TRACK_iHI:號將選擇一高增益, 如圖13所示之估計器取得偏移比例器 (EST_ACQ_OFFSET_SCALER)成為多工器1310之輸出信號。此造 成估計器1302代表該偏移調整602之輸出與該飽和加法器1304 之輸出之間的一高通濾波器,其具有100 KHz的3 dB高通濾波 器頻寬。如果DACC 608在追跡模式中,DACC_ACQ_TRACK_n 信號將選擇一低增益,如圖13所示之估計器追跡偏移比例 器(EST_TRC_OFFSET_SCALER)做為該多工器1310之輸出信號。 此將產生1 KHz之3 dB南通遽波器頻寬。本發明對於取得及追 跡模式並不分別受限於100 KHz 3 dB頻寬及1 KHz 3 dB頻寬。相 關技藝中的專業人士將可知道使用其它的3 dB頻寬並不背離 本發明的範圍。 可程式偏位器1312接收多工器1310的輸出,並偏位該18位 元的I或Q基頻輸入信號由來自多工器1310之選擇的比例器數 -32- 200307431 值所指定的量。在一具體實施例中,該可程式偏位器1312之 輸出提供了一 32位元的I或Q基頻輸出信號。 累積器1308係用來累積在該基頻信號中該直流電偏移的估 計。累積器1308包含經由一多工器1316而耦合到一暫存器1318 之飽和加法器1314。該暫存器丨318的輸出連接到飽和加法器 1314 ’藉此提供一反饋迴路。飽和加法器丨314接受來自該可 程式偏位器1312之輸出做為輸入該進入資料,且該資料由該 暫存器1318的輸出送回,並提供代表該進入I或q資料的總和 之輸出值,及來自暫存器1318之反饋資料,用於累積該直流 電偏移之估計。 多工器1316選擇來自飽和加法器1314之輸出,或來自一微 處理器介面之輸出(顯示為wrjlata)。多工器1316由一估計器 累積器負載(EST_ACCUM_LOAD)信號所控制。該 EST一ACCUM-LOAD信號代表是否要使用來自該微處理器介面 之資料(即wr一data)。來自該微處理器介面之輸出的選擇允許 累積器1308來載入一已知值。此可進行DACC 608之測試及偵 測。在正常的作業下,多工器1316將選擇來自飽和加法器1314 之輸出。 暫存器1318係用來儲存來自飽和加法器1314之輸出值或來 自該微處理器介面(未示出)之輸出值。一連接到暫存器1318 之估計器時脈信號係用來計時暫存器1318。在一具體實施例 中,估計器時脈信號為一 10 MHz時脈信號。可使用其它的時 脈頻率而不背離本發明的範圍。一估計器累積器清除信號, 用於在一 DAC更新之後清除累積器1308,其由DAC控制器608 -33- 200307431 所處理。 · 來自累積器1308之32位元的輸出信號即傳送到該微處理器 介面來檢視。在一具體實施例中,來自累積器13〇8之32位元 輸出信號即縮減到一 1 8位元數值,並透過反饋迴路1338傳送 到飽和加法器1304。該反饋迴路1338承載了該暫存器1318之 直流電估計。在飽和加法器1304中由該基頻信號減除該直流 電估計由該基頻信號移除該直流電内容。因此該估計器迴 路1302代表在該偏移調整602之輸出與該飽和加法器1304之輸 出之間的一高通濾波器。 來自累積器1308之32位元輸出信號亦縮減到一 14位元數 值,並傳送到多工器1340。此14位元數值亦代表該直流電偏 移之估計。基於一估計器選擇信號(EST_SEL),多工器1340則 選擇來自估計器1302或任何其它的直流電偏移估計器之估計 的直流電偏移值。相關技藝中的專業人士將可知道使用任 何的直流電估計器來輸入到多工器134〇而並不背離本發明的 範圍。 該多工器1340之輸出即輸入到多工器1342。多工器1342調 整该估计的直流電偏移值來匹配該類比处前端之增益。在 該DACC迴路增盈中有必要為1的迴路增益,藉以該DAcc迴 路可在一次DAC更新内收斂。該多工器數值 DACC_OFFSET—GAIN之調整允許在改變該基頻增益時維持 DACC迴路增益為1。 該多工為1342之輸出進入到累積器1344。累積器1344包含 一飽和加法器1346、複數個多工器(1348、135〇、1352、1354 -34- 200307431 及1356)、複數裀暫存器(G0-G4)、及一多工器1360。飽和加法 器1346 ♦馬合於每個多工器1348、1350、1352、1354及1356。多 工器1348耦合於暫存器G4。多工器1350耦合於暫存器G3。多 工器1352耦合於暫存器G2。多工器1354耦合於暫存器G1。多 工器1356耦合於暫存器G0。每個暫存器G0-G4耦合於多工器 1360。 累積器1344包含DACC累積0、DACC累積1、DACC累積2、 DACC累積3、及DACC累積4。DACC累積0包含飽和加法器 13牝、多工器1356、暫存器G0及多工器1360。DACC累積1包 含飽和加法器1346、多工器1354、暫存器G1及多工器1360。 DACC累積2包含飽和加法器1346、多工器1352、暫存器G2及 多工器1360。DACC累積3包含飽和加法器1346、多工器1350、 暫存器G3及多工器1360。DACC累積4包含飽和加法器1346、 多工器1348、暫存器G4及多工器1360。 飽和加法器1346接售來自乘法器1342之估計的直流電偏移 值及來自暫存器G0-G4之輸出之一做為輸入。該飽和加法器 1346之輸出為來自多工器1342之估計的直流電偏移值及來自 暫存器G0-G4之輸出之一的總和,其係根據該接收器系統的 目前電流設定。 多工器1348、1350、1352、1354及1356係以類似的方式做為 多工器1316,也就是說,為了致能該微處理器(未示出)來覆 寫負載數值到暫存器G0-G4中用於初始化、測試及偵錯。多 工器1348、1350、1352、1354及1356選擇來自飽和加法器1346 之輸出,或來自該微處理器介面之輸出(顯示為wr^data)。 -35- 200307431 暫存器G0-G4代表了每個LNA 3〇4或混合器3〇8增益設定。每 個暫存器儲存了基於該特定增益設定有多少直流電偏移之 估計。來自暫存器G0_G4之數值係基於增益改變、溫度改變、 時間及漂移數值來更新在直接轉換器模組3〇6中DAc 510之直 流電偏移值。換言之,根據在該^^接收器中目前的增益設 足’相對應的暫存器數值、G1、G2、G3、或G4)將可用 來更新在直接轉換器模組3〇6中DAC 51〇之直流電偏移值。 夕工备1360係用來基於sbi_0UtpUt_sei信號選擇適當的暫存器 來更新在直接轉換器模組3〇6中的DAC 510。來自該選擇的暫 存器(GO、Gl、G2、G3、或G4)之8位元數值係在序列匯流排 介面(SBI) 620上透過多工器136〇傳送到DAC 51〇。 夕工咨1360之9位元輸出亦送回到飽和加法器1346,以 對於適當的增益設定來致能該直流電偏移估計之累積。 暫存器G0-G4提供了對於每個增益設定在該基頻信號中發 現多少直流電偏移之相當良好的估計。但是週期性地該估 計需要被更新。此時,儲存在暫存器(G0_G4)中的目前估計 利用來自估計器1302之新的估計器數值來更新,其即加入到 來自累積器1344之適當的累積器之輸出(DACC累積0-DACC累 積4)。 如先前圖3B所示,增益改變可在該直流電偏移中產生基 頻的即時性改變。因此DACC 608對於在LNA 304及混合器308 中5個增益設定之每一個的直流電偏移估計。在一具體實施 例中使用了少於5個增益設定,可使用較少的暫存器(G0-G4) 。在直流電偏移對於這些增益設定並未明顯地改變之具體 -36- 200307431 實施例中亦可使用較少的暫存器(G0-G4)。 當發生一增益改變時,DACC 608將切換多工器1360來選擇 來自暫存器(G0-G4)之一的新輸出,並在SBI 620上寫入該新的 數值到直接轉換模組306中的DAC 510。DACC 608可等待藉由 DACC_CLR_TIME定義的一段特定時間,然後分別清除該微細 式迴路及估計漯積器1206及1308。在此等待期間,DACC 608 切換到取得模式來藉由微細式(數位)迴路606快速地移除任 何殘餘的直流電偏移。在DACC_CLR_TIME到期之後,微細式 (數位)迴路606及估計器1302係保持在取得模式中一段由 DACC」\CQ_TIME定義的特定時間來對於此新的設定得到該直 流電偏移之較佳的第一階估計。在該DACC_ACQ_TIME到期之 後,DACC 608將切換回到追跡模式,並微調該新運算的直流 電偏移。 該基頻信號之直流電偏移成分通常由於衰減及溫度改變 而漂移,雖然為一固定的增益設定。來自衰減及溫度改變 之漂移可造成基頻大的直流電偏移,其會降低在該接收器 之類比RF前端中的效能。特別是,這種偏移可限制在類比 到數位轉換器502中的頭部空間,並造成信號飽和。直流電 偏移可進一步降低基頻濾波器312之線性度。為了避免這些 問題,DACC 608可基於來自微細式累積器1218之直流電偏移 來在SBI 620上更新直接轉換器306上的DAC 510。當此直流電 偏移之絕對值到達一臨界值,在直接轉換器306上的DAC 510 可與一增益改變期間幾乎相同的方式來更新。在一增益改 變更新中的差異為目前的DACC累積器(由目前的增益設定來 -37- 200307431 選擇)係先透過多工器1340、乘法器1342及飽和加法器1346利 用來自該累積器之估計器數值來更新。在更新直接轉換器 306中的DAC 510之前更新該DACC累積器為該漂移更新為基 本性,以降低該接收串鏈中的直流電偏移。漂移更新保留 了在類比到數位轉換器502中頭部空間中的最小量,防止基 頻濾波器312之信號飽和及非線性行為,而造成該基頻信號 之失真。漂移更新參考圖16B進一步來說明。 除了連續地監視在微細式(數位)消除迴路606中的直流電 偏移,在直接轉換器306上的DAC 510可週期性地更新。為了 允許類比到數位轉換器502之最大動態範圍並取得該直流電 偏移之更準確的數值,DACC 608將基於DACC 608追跡計時器 (DACC_TRC_TIME)來週期性地更新在直接轉換器306上的DAC 510。此係稱之為一週期性更新。當致能該計時器時,其將 由所輸入的該時間追跡模式以16時脈循環來倒數。當其到 期時來更新在直接轉換器306上的DAC 510會與一漂移更新期 間相同的方式來觸發。由目前增益設定所定義的DACC累積 器係用來更新直接轉換器306中的DAC 510。週期性更新進一 步參考圖14及16B來說明。 直流電偏移成分係根據溫度。因此,在一溫度下的直流 電偏移估計與另一個溫度下的直流電偏移相當地不同,雖 然係使用相同的增益設定來運算。DACC 608使用一直流電偏 移快取(如圖17A所示)來補償溫度變化。 圖17A所示為基於溫度變化來更新暫存器G0-G4之程序的 方塊圖。圖17A所示為一微處理器1722、直流電偏移快取 -38- 200307431 1724、及累積器Π44(其包含暫存器G0-G4)。直流電偏移快取 1724可根據溫度來對於每個增益設定包含直流電偏移估計。 該直流電偏移快取1724之大小可為5(增益設定)χ64(溫度梯 級)χ9(位元)。另外,該直流電偏移快取1724之大小可根據 由該RF前端所提供的增益設定之數目、所想要的溫度梯級 之數目、及用來代表該直流電偏移估計之位元數目而為較 大或較小。當MSM 504供電時,微處理器1722基於目前溫度 載入來自直流電偏移快取1724的5個數值到DACC 608暫存器 G0-G4。使用這些數值,DACC 608取得及追跡如上所述之增 益設定的直流電偏移,直到該溫度明顯地改變。當微處理 器1722感應到溫度之變化,微處理器1722讀取目前在該5個 累積器1344中的數值,並在舊的溫度梯級之下將它們儲存在 直流電偏移快取1724中。然後微處理器1722對於新的溫度利 用來自直流電偏移快取1724之新的數值來載入累積器1344(即 暫存器G0-G4)。但是,由DACC 608對於目前的增益設定運算 的該直流電偏移估計會比在新的溫度之下儲存在直流電偏 移快取1724中的要更為準確,因此具有比所儲存的數值要較 高的優先性。在利用目前溫度下之直流電偏移數值載入累 積器1344之前儲存在舊的溫度梯級下的累積器1344可使得直 流電偏移快取1724來利用更為精確的數值來連續地更新。 在一具體實施例中,載入到直流電偏移快取1724中的初始 直流電偏移數值係基於統計資料。在另一個具體實施例中, 該初始直流電偏移數值係設定到零(〇)。在此具體實施例中, DACC 608隨時間擴充該表格。舉例而言,如果daCC 608想要 -39- 200307431 取代在暫存器G()-G4中的估計,並發現到直流電偏移快取1724 為空的,DACC 608將保持目前的數值,並更新直流電偏移快 取1724。該演算法為「自我學習」。 圖17B所示為基於溫度變話來更新暫存器G0-G4之方法的流 程圖。該程序從步驟1702開始,並立即地進行到步驟1704。 在步騾1704中,一組直流電偏移數值對於每個增益設定(即 DACC暫存器)之溫度範圍内的不同溫度來決定。具有該溫度 範圍之溫度梯級係足夠大,所以會發生在直流電偏移中的 實際改變。 在步騾1706中,該溫度數值係儲存在記憶體中。在一具體 實施例中,於步驟1704中決定的溫度值係儲存在直流電偏移 快取1724中。然後該程序進行到步驟1708。 在步騾1708中,於一行動電話開電時,微處理器1722將使 用一溫度感應器決定目前的溫度。然後該程序進行到步驟 1710 ° 在步騾1710中,對於目前溫度的所有增益設定之直流電偏 移值係由記憶體下載到DACC暫存器G0-G4。該程序進行到決 策步騾1712。 在決策步驟1712中,其決定是否該溫度已經明顯地改變。 為了達到此目標,微處理器1722讀取該溫度感測器,並將其 相較於在暫存器G0-G4中目前數值的溫度設定。如果該溫度 並未改變,該程序停留在決策步騾1712中,直到發生一溫度 改變。如果其判定已經發生一溫度改變,則該程序進行到 步·驟1714。 200307431 在步驟1714中、微處理器1722讀取暫存器G0-G4中的目前數 值。在步驟1716中,微處理器1722儲存這些在舊溫度設定下 的數值在記憶體中。此使得該溫度設定可利用更為精確的 數值來固定地更新。然後該程序進行到步驟1718。 在步驟1718中,微處理器1722讀取暫存器G0-G4之新溫度設 定下的直流電偏移值。然後該程序進行到步驟1720。 在步騾1720中,微處理器1722利用在新溫度設定下之直流 電偏移值來覆寫DACC暫存器G0-G4,除了目前正在使用的增 益設定之暫存器。目前正在使用的該增益設定之暫存器係 在該溫度正在改變期間進行累積。因此,在該暫存器中的 數值很有可能比在步驟1718中由記憶體所讀取的數值更為正 確。然後該程序回到決策步騾1712來決定是否已經發生另一 個溫度變化。 圖14所示為DACC 608之有限狀態圖1400。DACC有限狀態圖 1400 包含一 DACC TRACK狀態 1402、一 DACC SBIINIT狀態 1404、 一 DACC ACQ SETUP 狀態 1406、一 DACC ACQ 狀態 1408、一 ACQ UPDATE 狀態 1410、及一 DACC TRACK SETUP 狀態 1412。
在重置時,DACC 608開始於DACC TRACK狀態1402。在DACC TRACK狀態1402中,所設定的該輸出信號包括追跡計時器致 能(trc_timer_en)及漂移更新致能(dft_update_en) 〇 該 trc_timer_en 致 能一追跡計時器來開始,而該dft_update_en致能一漂移更新來 發生。DACC 608將維持在追跡模式,直到發生一增益改變、 確立一週期性更新、或確立一漂移更新。如果發生一增益 改變、一週期性更新、或一漂移更新,DACC 608將由DACC 200307431 TRACK狀態 1402ί兆到 DACC SBIINIT狀態 1404。 在DACC SBI INIT狀態1404中,DACC 608已經進行一更新, 且新的直流電偏移估計必須透過SBI 620寫入到直接轉換器模 組 306 中的 DAC 510。在 DACC SBI INIT 狀態 1404 中,SBI 620 被設 置,並執行一寫入請求。DACC 608將維持在DACC SBI INIT狀 態1404,直到確立一 dacc_sbi_done信號。DACC 608在當確立一 dacc_sbi_done信號,且並未發生DACC增益改變更新 (dacc_gch_update)時,由 DACC SBI INIT 狀態 1404 跳到 DACC ACQ SETUP 狀態 1406。 在該DACC ACQ SETUP狀態1406中,DAC 510已經在該RF前 端的接收路徑中更新,且估計器1302被設定到取得模式。由 狀態1406設定的輸出信號包括DACC_ACQ_TRACK_n,一 DACC 計時器選擇信號(dacc_timer_sel)、一取得計數器負載信號 (accL_c〇unter—ld)、及一 DACC 計時器負載信號(dace—timer—Id)。DACC 608將維持在狀態1406,直到該DAC更新的結果已經傳遞到 該BBF 605之輸出。此係由一數位累積器清除到期時間來決 定,其將參考圖16A來說明。一旦發生該數位累積器清除到 期,DACC 608可跳到DACC ACQ狀態1408。如果在接收到該數 位累積器清除到期之前發生一 DACC增益改變更新,DACC 608 將回到 DACC SBIINIT狀態 1404。 在DACC ACQ狀態1408中,估計器1302及微細式(數位)迴路 606係在取得模式中,並取得該直流電偏移。由狀態1408所 設定的輸出信號包括 DACC_ACQ__TRACK_n、dacc_timer_sel、及 一取得計時器致能信號(acqjimer_en)。DACC 608將維持在狀態 -42- 200307431 1408,直到發生一 DACC增益改變更新、一 DACC計時器終止、 或該DACC計時器終止、及一取得計數器終止。該DACC計時 器到期代表該微細式(數位)迴路606及估計器1302已經設置在 該新的直流電偏移值。該DACC計時器終止電路在以下參考 圖16B來說明。該取得計數器終止電路在以下參考圖16C來 說明。如果發生一 DACC增益改變,DACC 608將回到DACC SBI INIT狀態1404。如果一 DACC計時器終止並發生一取得計數 器終止,DACC 608將跳到DACC TRACK SETUP狀態1412。如果 發生一 DACC計時器終止,DACC 608將跳到ACQ UPDATE狀態 1410。 當DACC 608跳到ACQ UPDATE狀態1410,可存在超過一種取 得更新。在ACQ UPDATE狀態1410中,設定了以下的輸出信 號:dacc_timer_sel 及 date_timer_ld。DAC 510 已經在該 RF 前端的接 收路徑中更新,而微細式(數位)迴路606及估計器1302透過 ACC_ACQJTRACK__n設定回到追跡模式。DACC 608將維持在狀 態1410中,直到發生一 DACC增益變化更新,或發生一數位 累積器清除信號。該數位累積器清除信號代表在該RP前端 中DAC的更新已經傳遞到BBF 605之輸出,並在以下參考圖16A 來進一步詳細說明。在一數位累積器清除信號上,DACC 608 將跳回到DACC ACQ步騾1408。在一 DACC增益改變更新時, DACC 608將跳回到 DACC SBIINIT狀態 1404。 在DACC TRACK SETUP狀態1412中,DACC 608藉由設置及利 用DACCJTRC_TIME數值載入DACC計時器1614來預備DACC TRACK狀態1402。由DACC TRACK SETUP所設定的輸出信號包 -43 - 200307431 括 DACC_ACQ_TiiACK_n 及 dacc_timerjd。如果當 DACC 608 在 DACC TRACK SETUP狀態1412時發生一 DACC增益改變更新,則DACC 608將回到DACC SBIINIT狀態1404。否則在設置之後,DACC 608 將立即進入DACC TRACK狀態1402。 回到圖6,直流電消除方塊600在630之微細式(數位)消除 迴路606之後形成介面到該自動增益控制(AGC)。該AGC提供 資訊給直流電消除方塊600,代表何時發生增益設定改變。 直流電消除方塊600在取得模式中警示該AGC,以代表大部 份的信號頻譜可能會被微細式(數位)迴路606的高通特性所 — 移除,且在該基頻信號中會存在大的直流電偏移。 該AGC提供三個信號到直流電消除方塊600。該AGC指出 在混合器308及LNA 304中何時已經發生增益變化。此時,設 定了 mix_change 及 lna—change。該 AGC 亦提供一 mixer_lna—range[2:0] 。此信號主要由DACC 608使用,並代表目前AGC所使用的增 益設定。實際的LNA 304及RF混合器308不同的增益設定編 碼,而非由mixerJna_range所代表。此信號係用來從累積器1344 選擇適當的DAC偏移值。 直流電消除方塊600提供一個1位元的信號給AGC來代表何 時大的直流電偏移會破壞該基頻信號。此信號agc_dc_gainLsel 為粗略式信號PDM_ACQ_TRACK_n及dacc_timer_sel之邏輯「或」。 當設定時,一或多個機制602、604、606及608在取得模式中’ 以移除該直流電偏移。在此期間,一或多個機制602、604、 606及608之頻寬即增加來快速地取得一直流電偏移估計,且 可能移除大部份的信號頻譜。該AGC將使用此信號在取得 -44- 200307431 模式期間除能或減慢功率位準的累積,因此藉由追跡該直 流電偏移或該降低的信號功率,而非實際的信號功率,以 防止破壞一 AGC增益估計。 圖15所示為用於致能該DACC累積器(DACC_accum_0、 DACC accum 1、DACC accum 2、DACC accum 3、及 DACC accum 4) 之DACC致能硬體電路1500。電路1500包含兩個多工器1502及 1504、一 D型正反器1506、一比較器1508、邏輯電路1510、一 解碼器1516、及邏輯電路1518A-1518E。 多工器 1502 由 MICRO_MIX_RANGE_OVERRIDE 信號所控制。 到多工器1502之輸入包括來自AGC mixer-lna—range[2:0](如上述) 的位元2,及該微處理器信號MICRO_MIX_LNA__RANGE[2:0]的 位元2。MICRO_MIX_RANGE_OVERRIDE在設定時係代表該微處 理器數值必須壓過該AGC信號。換言之,來自該微處理器 的輸入係選擇由多工器1502輸出。此可用來忽略混合器增益 改變。換言之,如果設定了 MICRO_MIX_RANGE_OVERRIDE且 MICRO_MIXJLNAJRANGE[2]維持不變,一混合器增益改變將不 再使得狀態機器1400進入到狀態DACC SBIINIT 1404。 多工器 1504 由 MICRO_LNA_RANGE_OVERRIDE 信號所控制。 到多工器1504之輸入包括來自AGC mixer_lna_range[2:0](如上述) 的位元0及1,及該微處理器信號MICRO_MIX_LNA_RANGE[2:0] 的位元0及1。micro_lna_range_override在設定時係代表 該微處理器數值必須壓過該AGC信號。換言之,來自該微 處理器的輸入係選擇由多工器1504輸出。如前所述, mixerJnaj:ange[2:0]為來自該AGC的3位元數值,並代表目前的 -45- 200307431 增益設定。MI(i:RO_LNA_RANGE_OVERRIDE可以用來忽略LNA 增益改變。換言之,如果設定MICRO_LNA_RANGE_OVERRIDE 且MICRO_MIX_LNA_RANGE[1:0]維持不變,一 LNA增益改變將 不再使得狀態機器1400進入狀態DACC SBIINIT 1404。忽略LNA 增益改變可用在本例中,其中LNA增益改變使得直流電偏移 在基頻之變化最小,因此可被DACC 608所忽略。任何在直流 電偏移中的微小改變可使用微細式(數位)迴路606來移除。 兩個多工器1502及1504係依順序使用,且其可分別被覆 蓋。位元2可被覆蓋,但位元〇及1則否,反之亦然。 該多工器1502及1504的輸出為一 3位元編碼(sbi_output_sel), 其代表將要使用那一個增益設定DACC 608。該3位元編碼 sbi_output_sel係傳送到解碼器1516。使用一 3位元輸入,解碼 器1516從一可能的8個輸出中解碼5個輸出。來自解碼器1516 的5個輸出中,每一個分別傳送到5個邏輯電路1518A-1518E。 邏輯電路1518A-1518E皆相同。請參考邏輯電路1518A,邏 輯電路1518A包含3個邏輯AND閘1520A、1522A及1524A,及一 OR閘1526A。因此,一累積器可被致能的有三種狀況。第一 種狀況為一正常作業狀況,在邏輯AND閘1520A處辨識。第 一種狀況指出該解碼器輸出成為選擇正確的DACC累積器。 一 DACC期限更新對於第一種狀況亦必須發生。第二種狀況 指出該解碼器輸出成為選擇不正確的DACC累積器,但該微 處理器無論如何皆要更新此DACC累積器。該第二種狀況可 用來更新該溫度快取。第三種狀況指出該DACC累積器正在 被致能,但該微處理器無論如何想要更新該DACC累積器。 -46- 200307431 此第三種狀況可用於測試及偵錯的目的。 來自多工器1502及1504之sbi_output_sel輸出亦傳送到D型正反 器1506,其中該信號延遲了一個時脈循環。然後該d型正反 器1506的輸出即傳送到比較器1508。 比較备1508接受來自多工器1502及1504之sbi—output—sel做為 輸入仏5虎’及來自D型正反器1506之延遲版本的sbi_putput_sel。 比較器1508決定是否在該兩個輸入之間有改變增益設定。如 果兩個輸入不相同,則該比較器輸出一個”丨,,來代表已經發 生一增益改變。否則比較器15〇8將輸出一個,,〇”來代表並未 發生一增益改變。 该比較器1508的輸出係輸入到邏輯電路151〇。邏輯電路151〇 包含一邏輯AND閘1512及一邏輯〇R閘1514。邏輯AND閘1512 係用來致能/除能一 DACC增益改變。DACC_GAIN_CHG—EN為 由該微處理器所傳送的信號,以致能或除能一 DACC增益改 變。OR閘1514係用來致能該微處理器,以觸發一增益改變 更新’即使並未發生一增益改變。此可用於測試及偵錯的 目的。 圖16A所示為一時序電路16〇〇圖,用於決定在已經更新一 新的直流電偏移估計之後在清除一累積器之前所要等待的 時間。該時間反應出該信號由LPF 312之輸入到達bbf 605之 ‘出的傳遞延遲。時序電路丨6〇〇包含耦合到一計數器16〇4之 设定/重置正反器1602。在一新的直流電偏移估計已經橫跨SBI 620寫入到直接轉換器3〇6中的DAC 51〇之後,DACC 6〇8將接收 一稱之為dacc—bi_done信號,其代表該轉換已完成。該 -47- 200307431 dace—sbi一done信號設定了正反器1602,且在一個時脈循環之 後’致能計數器1604。該dacc_sbi_done信號亦使得計數器1604 載入一初始計數時間(DACC_CLR_TIME)。計數器1604為一向 下計數器。向下計數器1604由DACC_CLR_TIME開始,將向下 計數到零,或到期。在到期時,計數器16〇4將輸出一信號 dig一accum一clr來代表可以清除該累積器。然後使用信號 dig_accum_clr來重置或除能正反器1602。 圖16B所示為用於DAC控制器608之計數器電路1610。電路 1610係用於執行週期性更新及取得更新。週期性更新的計時 器數值以啟動在狀態機器1400中一更新循環來定義在觸發 DAC 510更新之前一等待的時間長度。該取得時間描述了在 微細式(數位)迴路606及估計器1302已經設定在一新的直流電 偏移值之前所要等待的時間。電路1610包含一多工器ι612、 一計數器1614、三個邏輯3-輸入AND閘1616、1618及1622、一 比車父裔 1620、一 3-輸入迷輯OR閘1624、及一 2-輸入邏輯AND 閘 1628 。 计數為1614同時處理週期性更新及取得更新。也timer Id 信號係由有限狀態機器1400所控制。多工器1612係用來選擇 所需要的時間來進行一取得更新(信號DACC_ACQ_TIME)或一 週期性更新(信號DACCJTRCJTIME)。該多工器1612的輸出被 載入到计數器1614中做為該計數器承載值,其係基於 dace一timer—Id。計數器 1614 在當致能 DACC 608、一 DACC 週期性 更新被致能、及該追跡計時器被致能或該取得計時器被致 能時即被致能。當致能計數器1614時,計數器1614將由該計 -48- 200307431 數器數值向下k到零。當計數器1614到期時,將會確立 dace—timer一term 0 邏輯AND閘1616代表一 DACC週期性更新的需求。對於一 DACC週期性更新,一週期性更新必須被致能(DACC_PRDJJPDJEN) ,DACC 608必須在追跡模式下(DACC_ACQ_TRACK_n),如同在 該邏輯AND閘1616之輸入處的反向器1615所代表,且該DACC 計時器必須已經到期(dacc_timerj:erm)。 邏輯AND閘1618代表一 DACC取得更新的需求。對於一 DACC 取得更新,DACC 608必須在取得模式下(DACC_ACQ_TRACK_n) ,該DACC計時器必須已經到期(dacc_timer_term),且該取得計 數器必須尚未終止(acqLC〇unterJ:erm),如在邏輯AND閘1618之 輸入處的反向器1617所代表。 比較器1620及AND閘1622係用來決定何時將會發生一 DACC 漂移更新。漂移更新係基於該微細式累積器1218的直流電偏 移。該微細式累積器1218的絕對值(fg_accum_abs_val)係相較於 由該微處理器所設定的可程式臨界值(fgjhresh)。如果該微細 式累積器1218的絕對值大於可程式的臨界值,則可確立大於 臨界值的輸出。在AND閘1622處,如果該大於臨界值的輸出 由比較器1620所確立,漂移更新(dft_update_en)以及DACC漂移 更新(DACC_DFT_UPDATE_EN)即被致能,然後將執行一 DACC 漂移更新。該DACC漂移更新信號會延遲兩個時脈循環(方塊 1626)。 邏輯OR閘1624接受來自AND閘1616之週期性更新輸出 (dacc」)rd」xpdate)、來自 AND 閘 1618 的取得更新(dace—acq_update), -49- 200307431 及來自延遲1620的該延遲的DACC漂移更新(dacc_dft_update)、 及任何一個設定的輸出。如果致能DACC 608,該等更新之一 將會確立為一 DACC限期更新(dace_term_update)。 圖16C所示為一 DAC控制器取得計數器電路1630。計數器 電路1630包含一邏輯AND閘1632及一計數器1634。該 DACC_ACQ_COUNT的數值定義了在由狀態機器14〇〇所控制的 一取仔循每期間所發生的DAC更新的數目。一 acq__counter Id 信號將致能要載入到計數器電路1630之初始計數值 (DACC_ACQ_COUNT)。acq_counter_ld 為由有限狀態機器 1400 所產 生的一輸出信號。計數器電路1630在如果DACC 608被致能、 DACC 608在取得模式、及DACC計數器限期發生(參見AND閘 1632)時即被致能。當致能計數器1630時,計數器1634將由 DACC_ACQ_COUNT開始向下數到零。在到達零時, accLcounter_term將被確立,傳送 DACC 608 回到狀態 DACC TRACK 1402。 圖16D所示為用於請求一 DAC控制器之SBI寫入之電路 1640。電路1640包含一 D型正反器1642及一邏輯OR閘1644。根 據電路 1640,在 dace—term一update或dace—gch—update (參見 OR閘 1644) 之後的一個循環將會發生一 SBI寫入請求。 環境 此處所述的直流電偏移消除之不同方面及具體實施例可 實施在不同的無線通訊系統中,例如CDMA系統、W-CDMA 系統、GPS系統、AMPS系統等。直流電偏移消除亦可用於 這些通訊系統中的一前向鍵結或一反向鍵結。 -50- 200307431 此處所述的i流電偏移消除的不同方面及具體實施例可 由不同的裝置來實施。舉例而言,所有或某些部份的直流 電偏移消除可實施在硬體、軟體或其組合。針對硬體會施, 直流電偏移消除可實施在一個或一個以上特定應用積體電 路(ASIC)、數位信號處理器(DSP)、數位信號處理裝置(DspD)、 可程式邏輯裝置(PLD)、場域可程式閘極陣列(fpga)、處理 器、控制器、微控制器、微處理器、其它設計來執行此處 所述功能的電子裝置、或其組合。 針對軟體實施,在直流電消除中所使用的元件可利用模 ,’且(例如私序、函式等)來實施,用以執行此處所述的功能。 該等軟體碼可儲存在—記憶體單元中,並由—處理器來執 記憶體單元可實施在處理器内部或處理器外部,在此 f月況下,5己憶體單元可經由相關技藝中熟知的各種裝置以 通信方式輕合至處理器。 結論
當本發明的不同具體實施例已在上述說明時,其必須瞭 解到f們係僅藉由範例來呈現,並非構成限制。因此,此 項技藝:專業人士應可瞭解,在形式與細節上不同的變化 可在不θ離由以τ中請專利範圍所揭示的發明精神與範圍 、下來進行。藉此,本發明的廣度及範圍必須不受限於上 述的範例性具體實施例之任何一項 π的原理及創新特徵之最廣義範圍 專利範園及其同等效力者。 而疋要符合此處所揭 並且依據以下的申請 圖式簡單說明 -51 - 200307431 隨附的圖式;此處予以引用並且構成部份說明書,在於 說明,而非限制本發明,以及連同說明,可進一步用以解 釋本發明的原理並且讓熟習相關技藝的人士可以製造及使 用本發明。 圖1所示為用於向下轉換一 RF信號到一基頻信號之習用方 法。 圖2所示為用於向下轉換一处信號到一基頻信號之直接轉 換方法。 圖3A所π為關於用於向下轉換一虾信號到一基頻信號之 直接轉換方法的問題。 圖3 B所示為在基頻之下接收器增益改變到直流電偏移位 準之效應的時序圖。 要的基頻信號之頻譜。 圖5所示為根據本發明一 圖4所示為具有-不想要的隨時間變化之直流電成分之想 具體實施例之快速取得直流電偏 具體實施例之快速取得直流電偏 具體實施例之偏移調整機制的方 具體實施例之粗略式直流電迴路 具體實施例中由於增加增益造 移消除方塊的方塊圖。 圖6所示為根據本發明一 移消除方塊的細部方塊圖。 圖7所示為根據本發明一 塊圖。 圖8所示為根據本發明— 機制的方塊圖。 圖9A所示為根據本發明 成的基頻信號之頻寬。 -52, 200307431 圖9B所示為裱據本發明一具體實施例中由於降低增益造 成的基頻信號之頻寬。 圖10所示為根據本發明一具體實施例之PDM取得/追跡模 式FSM之狀態圖。 圖11所示為根據本發明一具體實施例之PDM取得/追跡模 式控制電路圖。 圖12所示為根據本發明一具體實施例之微細式(數位)消除 迴路機制的方塊圖。 圖13所示為根據本發明一具體實施例之DAC控制器(DACC) 之方塊圖。 圖14所示為根據本發明一具體實施例之DACC狀態機器。 圖15所示為根據本發明一具體實施例之構成一 DACC累積 器之DAC控制器(DACC)致能硬體電路圖。 圖16A所示為根據本發明一具體實施例之DAC控制器時序 電路,用於在已經更新一新的直流電偏移估計之後決定出 一等待周期的時間長度來清除該累積器。 圖16B所示為根據本發明一具體實施例之DAC控制器的計 數器電路圖。 圖16C所示為根據本發明一具體實施例之DAC控制器取得 計數器電路1630。 圖16D所示為根據本發明一具體實施例來要求一 DAC控制 器之SBI寫入之電路圖。 圖17A所示為基於溫度變化來更新暫存器G0-G4之程序的 方塊圖。 -53- 200307431 圖ΠΒ所示$基於溫度變化來更新暫存器g〇_g4之方法的流 程圖。 ”本發明的特性、目的及優點可從以上詳細說明及配合附 圖之後,即可更為瞭解,其中類似的參考符號代表整篇中 相對應的元件。在圖式中,類似的參考編號通常代表相同、 力把上類似、及/或結構上類似的元件。在圖面中首次出現 的凡件係由在相對應的參考編號中最右側兩位數的左方之 數字來代表。 圖式代表符號說明 DC msm RF IF IFR DAC DACC pdm 106 108 110 302 304 306 直流電 行動站數據機 射頻 中頻 中頻接收器 數位到類比轉換器 數位到類比轉換器控制器 脈衝密度調變 射頻信號 中頻信號 基頻信號 射頻天線 低雜訊放大器 4接轉換器 混合器 -54- 308 局部振盪器 低通遽波器 類比到數位轉換器 行動站數據機 反饋迴路 偏移調整 基頻漉波器 電容器 阻抗網路 墊 序列匯流排介面 暫存器 加法器 增益元件 累積器元件 脈衝密度調變器 多工器 可程式偏位器 飽和加法器 暫存器 有限狀態機器 追跡狀態 取得狀態 控制電路 -55- 200307431 1102 , 1104 計時器電路 1103 計數器 1202 飽和加法器 1204 增益元件 1206 累積器 1208 反饋迴路 1210 多工器 1302 估計器 1318 時脈暫存器 1518 邏輯電路 1600 時序電路 1602 正反器 1604 計數器 1622 比較器 1630 計數器電路 1722 微處理器 1724 直流電偏移快取 -56-

Claims (1)

  1. 200307431 拾、申請專利範園: L「種^具有—直接轉換器來直接向下轉換一接收的RF信 :、、基頻ϋ《处接收器中的直流電偏移消除方塊, ^直’成電偏移消除方塊包含·· 用於由該基頻信號移除靜態直流電成分之偏移調整裝 一用於由該基頻信號移除大部份的該靜態直流電成分 及隨時間變化的直流電成分之粗略式迴路; 、用於由忒基頻仏號移除該靜態及該隨時間變化的直 流電成分之微細式迴路;及 一用於移除大部份的該靜態直流電成分及緩慢隨時間 變:k直流電成分之數位到類比轉換器控制器(dacc), 其精由利用基低雜訊放大器(LNA)、-混合器、一美 ㈣波器、及來自該_收器的前端之類比到數位轉i ~ (ADC)《増证设足、接收頻率變化、及溫度變化的直流 ,偏移來更新在該直接轉換器中的—數位到類比轉換 其中該偏移調整裝置、該粗略式迴路、該微細式迴路、 及該DACC彼此互動來移除在該RF接收器中的不想要之 流電偏移。 2.如申請專利範圍第!項之直流電偏移消除方塊,其中該偏 移調整裝”含一暫存器及一加法器,其中該暫存二 存了孩静態直流電偏移成分之估計,且其中該偏移調璧 裝置由該基頻信號減除該靜態直流電偏移成分。 A 200307431 3. 如申請專利範圍第1項之直流電偏移消除方塊,其中該粗 略式迴路包含用於致能一高增益調整及一低增益調整之 一的一增益元件,該高增益調整係用於擴大一高通濾波 器之頻寬來取得該直流電偏移成分,該低增益調整係用 於窄化該高通滤波器之頻寬來追跡該直流電偏移成分; 及一用於累積該直流電偏移成分之累積器。 4. 如申請專利範圍第3項之直流電偏移消除方塊,其中該高 通濾波器之3 dB頻率在當該RF接收器的前端中發生一增 益改變時即增加。 5. 如申請專利範圍第3項之直流電偏移消除方塊,其中該高 通濾波器之3 dB頻率在當追跡該直流電偏移成分期間該 直流電偏移成分被鎖定時而降低。 6. 如申請專利範圍第3項之直流電偏移消除方塊,其中該粗 略式迴路進一步包含一脈衝密度調變器(PDM)及一 RC網 路,其共同形成一數位到類比轉換器,用於轉換該直流 電偏移成分之數位化版本到一類比信號,其中該類比信 號被傳送到該直接轉換器或該ADC來由該基頻信號移除 該直流電偏移成分。 7. 如申請專利範圍第1項之直流電偏移消除方塊,其中該微 細式迴路包含用於致能一高增益調整及一低增益調整之 一的一增益元件,該高增益調整係用於擴大一高通濾波 器之頻寬來取得該直流電偏移成分,該低增益調整係用 於窄化該高通濾波器之頻寬來追跡該直流電偏移成分; 一用於累積該直流電偏移成分之累積器;及一用於由該 200307431 基頻信號減除該累積的直流電偏移成分之加法器。 8. 如申請專利範圍第7項之直流電偏移消除方塊,其中該微 細式迴路係在一數位領域中運作。 9. 如申請專利範圍第1項之直流電偏移消除方塊,其中該 DACC包含一用於決定該直流電偏移之估計的估計器、一 用於調整來自該估計器之直流電偏移的乘法器、及複數 個累積器,其中每個該複數個累積器基於該低雜訊放大 器(LNA)及來自該RF接收器的該前端之該混合器的該增益 設定及溫度變化來決定一直流電偏移值,其中該複數個 累積器接受來自該估計器之直流電偏移及來自另一個直 流電估計器之直流電偏移之一做為輸入。 10. 如申請專利範圍第9項之直流電偏移消除方塊,其中由該 估計器決定的該直流電偏移係用來在當該直流電偏移大 於一臨界值時更新在該直接轉換器中的該DAC。 11. 如申請專利範圍第9項之直流電偏移消除方塊,其中該 DACC進一步包含一計時器,其中該DACC週期性地在當 該計時器到期時由該複數個累積器中的一個所產生的該 直流電偏移來更新在該直接轉換器中的該DAC。 12. 如申請專利範圍第9項之直流電偏移消除方塊,其中該複 數個累積器中的一個即由該LN A的該增益設定及該接收 器的該前端之該混合器所決定。 13. 如申請專利範圍第9項之直流電偏移消除方塊,其中該估 計器包含用於致能一高增益調整及一低增益調整之一的一 增益元件,該高增益調整係用於擴大一高通濾波器之頻寬 200307431 來取得該直流電偏 合、κ + w 成为,該低增益調整係用於窄化該 回通濾波器之頻貧φ a 、 ^ ^ 於今古、云+ ,、見未追跡該直流電偏移成分;一用於累 知琢直流電偏移成分 累私如,及一用於由該基頻信號 減除孩累積的直流電偏移成分之加法器。 14· 一種在具有一直接 竹狹w不直接向下轉換一接收的RF信 就到一基頻信號之虾接 任收崙肀/自除直流電偏移之方法, 孩方法包含以下步驟: ⑴應用一咼增益來在當該以接收器 變時來擴大-高通錢器之頻寬; ^ (2)在-計時器到期之前快速地取得在該基頻信號内 的該直流電偏移; (J)應用一低增益來在當該計時器已經到期時來窄化 該高通濾波器之頻寬;及 (4)追跡該直流電偏移來微調該取得的直流電偏移, 其中該直流電偏移由該基頻信號中移除。 15•如申請專利範圍第14項之方法’其中—靜態直流電偏移 在執行步驟(1)之前由該基頻信號中移除,以防止該卯接 收器之飽和。 16·如申請專利範圍第14項之方法,進一步包括下列步驟· (5) 基於由步騾(4)所取得的直流電偏移來儲存在核μ 接收器中每個增益設定之直流電偏移估計在累積器中. 及 (6) 使用儲存在累積咨中的該等直流電偏移估計中的 一個來更新在該直接轉換器中一數位到類比轉換哭,, 200307431 直/厄電偏移括計中的那一 增盈設定所決定。 17.如申請專利範圍第14項之 步驟: 個係由該RF接收器所使用的該 万法,該方法進一步包括下列 ⑶、,加上來自步驟(4)之一估計的直流電偏移到對於 個W设足而儲存在累積器中的目前直流電偏移估計; ⑹對於每個增益設定儲存來自步驟(5)之最終的估計 直流電偏移在該等累積器中;及 —⑺使用儲存在累積器中的該等直流電偏移估計中的 —個來更新在該直接轉換器中一數位到類比轉換器,該 直流電偏移估計中的那一個係由該RF接收器所使用的= 增盈設定所決定。 請專利範圍㈣項之方法,其中步驟办⑺係在每當 械細式迴路的該直流電偏移超過一可程式的臨 來執行。 19·如申請專利範圍第17項之方法,其中步驟⑺係基於— 計時器到期來週期性地執行。 20·如申請專利範圍第17項之方法,該方法進一步包括下列 步驟: (8) 利用正確的直流電偏移值來更新該等累積哭·及 (9) 當發生一溫度變化時來更新在該直接轉換器中的 —數位到類比轉換器。 21.如申請專利範圍第20項之方法,其中步驟⑻包括以下牛 驟: V 200307431 (a) 由該等累積器讀取該直流電偏移; (b) 儲存該等直流電偏移在一舊的溫度設定中; (c) 對於該等新的溫度設定來由記憶體讀取新的直流 電偏移值;及 (d) 利用該等新的直流電偏移值來覆寫該等累積器, 除了關於該RF接收器之目前增益設定的該等累積器中的 一個之直流電偏移,並使用該等累積器中的該一個來更 新在該直接轉換器中的該數位到類比轉換器。 22. —種直流電偏移消除方塊,包括: 用於由一基頻信號移除靜態直流電成分之偏移調整裝 置; 用於由該基頻信號移除大部份的該靜態直流電成分及 隨時間變化的直流電成分之粗略式迴路; 一用於由該基頻信號移除該靜態及該隨時間變化的直 流電成分之微細式迴路;及 一用於移除大部份的該靜態直流電成分及緩慢隨時間 變化之直流電成分的數位到類比轉換器控制器(DACC), 其藉由利用基於來自一 RF接收器的一前端之一放大器及 一混合器的增益設定變化、頻率變化、及溫度變化的直 流電偏移來更新一數位到類比轉換器。 23. 如申請專利範圍第22項之直流電偏移消除方塊,其中該 偏移調整裝置、該粗略式增益迴路、該微細式迴路及該 DACC彼此互動來移除在該接收器中不想要的直流電偏
TW092108125A 2002-04-09 2003-04-09 Apparatus and method for canceling direct current offset in an RF receiver TWI273800B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37169202P 2002-04-09 2002-04-09
US10/139,205 US6985711B2 (en) 2002-04-09 2002-05-02 Direct current offset cancellation for mobile station modems using direct conversion

Publications (2)

Publication Number Publication Date
TW200307431A true TW200307431A (en) 2003-12-01
TWI273800B TWI273800B (en) 2007-02-11

Family

ID=29218309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092108125A TWI273800B (en) 2002-04-09 2003-04-09 Apparatus and method for canceling direct current offset in an RF receiver

Country Status (6)

Country Link
US (1) US6985711B2 (zh)
CN (1) CN1656759B (zh)
AU (1) AU2003223550A1 (zh)
MX (1) MXPA04009891A (zh)
TW (1) TWI273800B (zh)
WO (1) WO2003088606A2 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver
US6925295B1 (en) * 2001-08-29 2005-08-02 Analog Devices, Inc. Offset cancellation system for a communication system receiver
US7212797B2 (en) * 2002-04-26 2007-05-01 Qualcomm Incorporated DC removal techniques for wireless networking
ATE349140T1 (de) * 2002-08-28 2007-01-15 Interdigital Tech Corp System zur verwaltung von drahtlosen funkbetriebsmitteln unter verwendung eines automaten
US7319852B2 (en) * 2002-08-29 2008-01-15 Qualcomm, Incorporated Apparatus and method for DC offset compensation in a direct conversion receiver
US20040087296A1 (en) * 2002-10-25 2004-05-06 Gct Semiconductor, Inc. Radio receiver and method for AM suppression and DC-offset removal
US7548742B2 (en) * 2003-02-28 2009-06-16 Silicon Laboratories, Inc. Tuner for radio frequency receivers and associated method
US7447493B2 (en) * 2003-02-28 2008-11-04 Silicon Laboratories, Inc. Tuner suitable for integration and method for tuning a radio frequency signal
US7425995B2 (en) * 2003-02-28 2008-09-16 Silicon Laboratories, Inc. Tuner using a direct digital frequency synthesizer, television receiver using such a tuner, and method therefor
US7139542B2 (en) * 2003-03-03 2006-11-21 Nokia Corporation Method and apparatus for compensating DC level in an adaptive radio receiver
US7266359B2 (en) * 2003-03-18 2007-09-04 Freescale Semiconductor, Inc. DC interference removal in wireless communications
US7146141B2 (en) * 2003-05-15 2006-12-05 Via Technologies, Inc. Direct conversion receiver with DC offset compensation and method thereof
US7280812B2 (en) * 2003-06-06 2007-10-09 Interdigital Technology Corporation Digital baseband receiver with DC discharge and gain control circuits
US7376200B2 (en) * 2003-06-06 2008-05-20 Interdigital Technology Corporation Method and apparatus for suppressing carrier leakage
US7215722B2 (en) * 2003-06-09 2007-05-08 Ali Corporation Device for WLAN baseband processing with DC offset reduction
US8149952B2 (en) * 2003-10-29 2012-04-03 Skyworks Solutions, Inc. Multi-mode receiver
US7272178B2 (en) * 2003-12-08 2007-09-18 Freescale Semiconductor, Inc. Method and apparatus for controlling the bandwidth frequency of an analog filter
KR100550100B1 (ko) * 2003-12-17 2006-02-08 삼성전자주식회사 직교 주파수 분할 다중 시스템의 자동 이득 조절 장치 및그 방법
US7231193B2 (en) * 2004-04-13 2007-06-12 Skyworks Solutions, Inc. Direct current offset correction systems and methods
US8111789B2 (en) * 2004-10-06 2012-02-07 Broadcom Corporation Method and system for channel estimation in a single channel MIMO system with multiple RF chains for WCDMA/HSDPA
US8098776B2 (en) * 2004-10-06 2012-01-17 Broadcom Corporation Method and system for pre-equalization in a single weight spatial multiplexing MIMO system
KR100638592B1 (ko) * 2004-12-11 2006-10-26 한국전자통신연구원 Ofdm 시스템의 단말의 수신기용 dc 오프셋 제거 장치및 그 방법
US7469137B2 (en) * 2004-12-17 2008-12-23 Broadcom Corporation Radio receiver DC offset cancellation via ADC input bias
US7496341B2 (en) * 2005-03-24 2009-02-24 Integrated System Solution Corp. Device and method for providing DC-offset estimation
US7505744B1 (en) * 2005-07-28 2009-03-17 Rf Micro Devices, Inc. DC offset correction using multiple configurable feedback loops
KR100653199B1 (ko) * 2005-11-18 2006-12-05 삼성전자주식회사 로컬 신호를 이용하여 수신 신호에서 리키지 성분을제거하는 rf 수신 장치 및 방법
US7676206B2 (en) * 2005-12-05 2010-03-09 Sigmatel, Inc. Low noise, low distortion radio receiver front-end
US7949323B1 (en) * 2006-02-24 2011-05-24 Texas Instruments Incorporated Local oscillator leakage counterbalancing in a receiver
US7555279B2 (en) * 2006-07-24 2009-06-30 General Dynamics C4 Systems Systems and methods for DC offset correction in a direct conversion RF receiver
CN100544330C (zh) * 2006-09-25 2009-09-23 华为技术有限公司 去除信号中射频直流分量的方法及系统
US8433275B2 (en) * 2006-10-13 2013-04-30 Samsung Electronics Co., Ltd System and method for DC correction in wireless receivers
US7912437B2 (en) * 2007-01-09 2011-03-22 Freescale Semiconductor, Inc. Radio frequency receiver having dynamic bandwidth control and method of operation
US7586458B2 (en) * 2007-03-19 2009-09-08 Ahmadreza Rofougaran Method and system for using a transformer for FM transmit and FM receive functionality
US7541972B1 (en) * 2007-12-07 2009-06-02 Src, Inc. RF attenuation circuit
US8331892B2 (en) * 2008-03-29 2012-12-11 Qualcomm Incorporated Method and system for DC compensation and AGC
US8019311B2 (en) * 2008-06-27 2011-09-13 Ibiquity Digital Corporation Systems and methods for DC component recovery in a zero-IF radio receiver
US8666343B2 (en) * 2008-09-15 2014-03-04 Analog Devices, Inc. DC-offset-correction system and method for communication receivers
EP2184851B1 (en) 2008-11-07 2016-10-05 Telefonaktiebolaget LM Ericsson (publ) Method and device to control the gain of a radio receiver
KR101139222B1 (ko) * 2008-12-22 2012-04-23 한국전자통신연구원 디지털 전치왜곡 신호를 생성하는 방법 및 장치
US8638883B2 (en) * 2010-02-03 2014-01-28 Marvell World Trade Ltd. DC offset cancellation in direct conversion receivers
US10079647B2 (en) 2014-12-10 2018-09-18 Nxp Usa, Inc. DC offset calibration of wireless receivers
US9608587B2 (en) 2015-06-25 2017-03-28 Freescale Semiconductor, Inc. Systems and methods to dynamically calibrate and adjust gains in a direct conversion receiver
US10804748B2 (en) * 2016-12-14 2020-10-13 Apple Inc. Wireless power system with foreign object detection
US10735038B2 (en) 2017-12-19 2020-08-04 Nxp B.V. Adaptive NFC receiver
US11209520B2 (en) * 2019-05-24 2021-12-28 Electronics And Telecommunications Research Institute Radar, signal processing circuit, and signal processing method
CN114070310A (zh) * 2020-07-30 2022-02-18 炬芯科技股份有限公司 高通滤波方法、高通滤波器和主动降噪系统
US11456760B1 (en) * 2021-03-05 2022-09-27 Motorola Solutions, Inc. Linearizing narrowband carriers with low resolution predistorters
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2274759B (en) 1993-02-02 1996-11-13 Nokia Mobile Phones Ltd Correction of D.C offset in received and demodulated radio signals
ZA95605B (en) * 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
US5459679A (en) 1994-07-18 1995-10-17 Quantum Corporation Real-time DC offset control and associated method
EP0865686B1 (en) 1996-09-06 2004-12-08 Koninklijke Philips Electronics N.V. A zero-if receiver
US6285958B1 (en) 1998-02-12 2001-09-04 American Electronic Components, Inc. Electronic circuit for automatic compensation of a sensor output signal
US6757340B1 (en) 1999-02-22 2004-06-29 Telefonaktiebolaget L M Ericsson (Publ) Radio receiver and method for preloading an average DC-offset into a channel filter
US6114980A (en) 1999-04-13 2000-09-05 Motorola, Inc. Method and apparatus for settling a DC offset
US6166668A (en) * 1999-06-01 2000-12-26 Motorola, Inc. Method and apparatus for providing DC offset correction and hold capability
US6826388B1 (en) 1999-11-15 2004-11-30 Renesas Technology Corp. Mobile communication apparatus including dividers in transmitter and receiver
US6327313B1 (en) 1999-12-29 2001-12-04 Motorola, Inc. Method and apparatus for DC offset correction
US6614806B1 (en) * 2000-01-06 2003-09-02 Motorola Inc. Method and apparatus for interfering receiver signal overload protection
US6356217B1 (en) * 2000-02-29 2002-03-12 Motorola, Inc. Enhanced DC offset correction through bandwidth and clock speed selection
US7076225B2 (en) * 2001-02-16 2006-07-11 Qualcomm Incorporated Variable gain selection in direct conversion receiver

Also Published As

Publication number Publication date
CN1656759B (zh) 2011-05-25
CN1656759A (zh) 2005-08-17
MXPA04009891A (es) 2005-06-17
TWI273800B (en) 2007-02-11
US6985711B2 (en) 2006-01-10
AU2003223550A8 (en) 2003-10-27
US20030199264A1 (en) 2003-10-23
WO2003088606A3 (en) 2004-04-08
AU2003223550A1 (en) 2003-10-27
WO2003088606A2 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
TW200307431A (en) Direct current offset cancellation for mobile station modems using direct conversion
KR101450418B1 (ko) Gps 및 glonass 신호들을 동시에 수신하는 시스템에서의 디지털 프런트 엔드
US8884818B1 (en) Calibration and blanking in system simultaneously receiving GPS and GLONASS signals
US8587477B2 (en) Analog front end for system simultaneously receiving GPS and GLONASS signals
CA2625224C (en) Sampling threshold and gain for satellite navigation receiver
US10236923B2 (en) Method of processing a digital signal derived from an analog input signal of a GNSS receiver, a GNSS receiver base band circuit for carrying out the method and a GNSS receiver
US7783273B2 (en) Method and system for calibrating frequencies-amplitude and phase mismatch in a receiver
CA2628136C (en) Satellite navigation receiver signal processing architecture
US6738608B2 (en) Frequency-timing control loop for wireless communication systems
US7876250B2 (en) Calibration circuit and method for A/D converter
JP6110141B2 (ja) 分数分周pllシンセサイザ信号のオフセット時間を決定する方法、及びその方法を実行するシンセサイザ、信号処理装置並びにgnss受信器
US7336937B2 (en) Compensation of a DC offset in a receiver
US8901996B2 (en) Configurable system for cancellation of the mean value of a modulated signal
JP2002368621A (ja) ワイヤレス通信システムの端末内、例えば、移動電話機内におけるアナログ信号のアナログ/デジタル変換のための方法、および該方法に対応する端末
KR101374716B1 (ko) Drm+ 방송 수신 장치
Ucar et al. On the implications of Analog-to-Digital Conversion on variable-rate BandPass Sampling GNSS receivers
Park et al. Decimation Chain Modeling for Dual-Band Radio Receiver and Its Operation for Continuous Packet Connectivity
ShankaraMurthy et al. Receiver Sensitivity Analysis and Results
JP2019132757A (ja) レーダ受信機
JP2000286904A (ja) デジタル信号処理システム