JP2000286904A - デジタル信号処理システム - Google Patents

デジタル信号処理システム

Info

Publication number
JP2000286904A
JP2000286904A JP11089101A JP8910199A JP2000286904A JP 2000286904 A JP2000286904 A JP 2000286904A JP 11089101 A JP11089101 A JP 11089101A JP 8910199 A JP8910199 A JP 8910199A JP 2000286904 A JP2000286904 A JP 2000286904A
Authority
JP
Japan
Prior art keywords
circuit
signal
communication
data communication
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11089101A
Other languages
English (en)
Inventor
Koichi Masuda
浩一 増田
Kazuyasu Yamane
一泰 山根
Takemasa Shoji
武正 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11089101A priority Critical patent/JP2000286904A/ja
Publication of JP2000286904A publication Critical patent/JP2000286904A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 AD変換後の信号に対して通信信号が与える
影響を低減したデジタル信号処理システムを提供する。 【解決手段】 データ通信回路2とAD変換回路3はシ
ステムクロック生成回路1の生成したシステムクロック
を基準にして動作し、データ通信回路2の通信信号S1
の周波数はAD変換回路3のサンプリング周波数のN/
2倍であり、データ通信回路2は通信信号S1の位相を
調節する機能を備え、AD変換回路3のサンプリング時
に通信信号S1の振幅が0になるように位相を調整せし
めることにより、AD変換後の信号に対する通信信号S
1の影響を低減することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】アナログ信号をAD変換した
後、デジタル信号処理を行うデジタル信号処理システム
で、特に、データ通信のための通信回路が送受信する通
信データがアナログ信号に重畳されるようなデジタル信
号処理システムに関する。
【0002】
【従来の技術】従来よりアナログ信号をAD変換した後
デジタル信号処理を行うデジタル信号処理システムで、
データ通信のための通信回路が送受信する通信データ
が、アナログ信号に重畳されるような場合は、AD変換
後の信号に通信データが混入しないように、AD変換回
路の前に通信データを除去するためのフィルタ回路を設
けていた。この場合、通信信号の影響がAD変換後のデ
ータに現れないようにするためには、通信信号をAD変
換回路の分解能と入力電圧範囲によって決まる電圧振幅
まで減衰させる必要がある。
【0003】
【発明が解決しようとする課題】ところが従来の構成で
は、通信信号の周波数帯と処理しようとするアナログ信
号の周波数帯が近接している場合には、極めて急峻な特
性を有するフィルタが必要となり、回路のコストや実装
面積を増大させるという問題があった。
【0004】本発明は、上記のような問題を解決するた
めになされたもので、その目的とするところは、AD変
換後の信号に対して通信信号が与える影響を低減したデ
ジタル信号処理回路システムを提供することである。
【0005】
【課題を解決するための手段】本発明の請求項1記載の
発明にあっては、データ通信回路はAD変換回路のサン
プリング周波数以上の単一周波数又は複数周波数の正弦
波信号又は正弦波信号の振幅を変化させた通信信号の送
信又は送受信を行なう回路で、AD変換回路はデジタル
回路で信号処理しようとする対象の信号にデータ通信回
路の送信又は受信しようとする信号が重畳された信号が
入力され、データ通信回路とAD変換回路はシステムク
ロック生成回路の生成したシステムクロックを基準にし
て動作し、データ通信回路の通信信号の周波数はAD変
換回路のサンプリング周波数のN/2倍(N:整数)で
あり、データ通信回路は通信信号の位相を調節する機能
を備えることを特徴とするものである。
【0006】請求項2記載の発明にあっては、データ通
信回路は、データ通信回路の通信信号のみを選択的に入
力するデータセレクタ機能を備えることを特徴とするも
のである。
【0007】請求項3記載の発明にあっては、データ通
信回路は、通信信号の位相の調節量を段階的に設定する
位相調整量設定手段を備えることを特徴とするものであ
る。
【0008】請求項4記載の発明にあっては、データ通
信回路は、通信信号の位相を調節する機能を持たず、デ
ータ通信回路の通信信号のみを選択的に入力するデータ
セレクタ機能を備え、AD変換器の出力をDA変換する
DA変換回路と、DA変換回路の出力をAD変換回路の
入力に減算する減算回路を備えることを特徴とするもの
である。
【0009】請求項5記載の発明にあっては、データ通
信回路は通信信号の位相を調節する機能を持たず、デジ
タル回路においてAD変換回路の直流電圧値を監視し
て、規定値以上の直流電圧値を検出したときに信号処理
を停止することを特徴とするものである。
【0010】
【発明の実施の形態】以下、本発明に係るデジタル信号
処理システムの第1の実施の形態を図1乃至図6に、第
2の実施の形態を図7に、第3の実施の形態を図8及び
図9に、第4の実施の形態を図10に基づいて、夫々詳
細に説明する。 [第1の実施の形態]本実施の形態は図1に示すよう
に、システムクロック生成回路1と、データ通信回路2
と、AD変換回路3と、デジタル回路4と、から構成さ
れる。
【0011】データ通信回路2は、AD変換回路3のサ
ンプリング周波数のN/2倍(Nは2以上の整数)の単
一周波数又は、複数周波数の正弦波信号又は、正弦波信
号の振幅を変化させた通信信号の送信あるいは送受信を
行う。図2に、単一周波数の正弦波の振幅を変化させた
通信信号S1の一例として、振幅シフトキーイング信号
を示す。この信号は、図2(a)に示すように論理1の
ときに振幅0、論理1のときに振幅A(Aは任意)の単
一周波数の正弦波を対応づけた信号である。またデータ
通信回路2は、このような信号の送受信を行う回路であ
り、通信信号S1の送受信タイミングは、システムクロ
ック生成回路1の生成するシステムクロックKを基準と
して生成する。
【0012】AD変換回路3は、アナログ信号を一定の
周期(サンプリング周波数周期)でサンプリングして量
子化し、デジタル信号を出力する回路で、例えば逐次比
較型AD変換器等である。システムクロック生成回路1
は、データ通信回路2とAD変換回路3の動作の基準と
なる矩形波信号を生成する回路で、例えば水晶発振回路
である。
【0013】図3に、各回路の入出力波形の一例を示
す。AD変換回路3は、図3(a)に示すシステムクロ
ックKを分周して作成した図3(b)に示すサンプリン
グクロックの周期T1で入力信号をサンプリング/量子
化する。例えば、図3(b)中の下矢印の点の入力信号
を量子化する。データ通信回路2は、同じくシステムク
ロックKを分周したクロックで正弦波波形を生成して出
力する。図3の例では、正弦波周波数は、AD変換回路
サンプリング周波数の9/2倍としている。AD変換回
路3には、データ通信回路2からAD変換回路3までの
回路遅延によって遅延した図3(d)に示すデータ通信
信号が入力される。
【0014】なお、図3では簡単のためにデータ通信信
号のみを記しているが、実際は、デジタル回路で処理し
ようとする対象の信号、例えば音声信号にデータ通信信
号が重畳された波形となる。
【0015】図4は、データ通信回路2の一例を示すブ
ロック図である。システムクロック分周回路5は、図5
に示すようにDフリップフロップ回路から構成されたも
のであり、システムクロック分周回路で正弦波信号の周
波数の矩形波を作成する際、分周を開始するタイミング
を任意に選択できるように構成し位相を調整する。分周
開始タイミングは、図3(d)に示すようにAD変換回
路3のサンプリングポイントでのAD変換回路3に入力
される通信信号が、振幅0になるように設定する。次に
論理積回路6で送信したいデータと論理積をとり、バン
ドパスフィルタ7によって、矩形波を正弦波信号の周波
数で帯域制限して正弦波を得る。
【0016】ここで、図6のように、システムクロック
分周回路5では位相を調整せずに、バンドパスフィルタ
7の後にディレイライン8を挿入して信号を遅延させて
もよい。以上の実施例では、データ通信回路2の出力す
る信号S1は、AD変換回路3のサンプリングポイント
で振幅が常に0になるように位相を調整されており、A
D変換回路3の出力には影響が現れない。
【0017】なお、上記の構成で、位相調整量をシステ
ムの設計時又は、システムの入出力線に回路を接続した
ときに、データ通信回路2からAD変換回路3までの位
相遅延量をあらかじめ算出し、データ通信回路2に設定
することにより位相を調整するようにしても良い。 [第2の実施の形態]図7は、本発明の第2の実施の形
態の構成例を示したブロック図である。なお、本実施の
形態のデジタル信号処理システムの基本構成は、第1の
実施の形態のものとよく似ており、同じ部分については
同一の番号を付して、その詳細な説明を省略する。
【0018】データセレクタ9によってデジタル信号処
理システムの入出力線を切断し、通信信号以外の信号が
AD変換回路3に入力されないようにしたあと、データ
通信回路2から通信信号S1を出力し、AD変換回路3
の出力をデータ通信回路2に入力する。
【0019】データ通信回路2は、AD変換回路3から
入力された値が0に近づくように通信信号の位相を調整
する。データ通信回路2は、図5のように段階的に位相
を調整することができ、図8に示すシーケンスに従って
位相を調整することにより、AD変換回路3のサンプリ
ングポイントで振幅が常に0になるようにする。ここ
で、ステップ300におけるAは、位相遅延設定最小幅
で決まる誤差範囲から設定する。ステップ500で位相
の調整が終了すれば、データセレクタ機能によりデジタ
ル信号処理システムの入出力線を接続して、通常動作に
復帰する。 [第3の実施の形態]図9は、本発明の本発明の第3の
実施の形態の構成例を示したブロック図である。なお、
本実施の形態のデジタル信号処理システムの基本構成
は、第1の実施の形態のものとよく似ており、同じ部分
については同一の番号を付して、その詳細な説明を省略
する。
【0020】データ通信回路2は位相を調整する機能を
備えず、データセレクタ機能によってデジタル信号処理
システムの入出力線を切断し、通信信号以外の信号がA
D変換回路に入力されないようにしたあと、データ通信
回路2から通信信号を出力し、AD変換回路3の出力を
DA変換回路10に保持して電圧振幅に変換した後、A
D変換回路3の入力から減算回路13で減算することに
より、通信信号とAD変換回路3のサンプリングポイン
トとの位相のずれによって生じる直流電圧振幅をキャン
セルする。AD変換を一回行った後に、データセレクタ
機能によりデジタル信号処理システムの入出力線を接続
して、通常動作に復帰する。
【0021】ここで、直流成分を減算するとAD変換回
路3の出力には直流分が含まれなくなるので、DA変換
回路10は通常動作中は直流電圧値を保持しつづける。
また、通信信号が入力されていないときには直流成分は
もともと現れないため、データ通信回路2は通信信号を
出力するときのみDA変換回路10の出力値を減算回路
13に入力するように、DA変換回路10を制御する。 [第4の実施の形態]図10は、本発明の本発明の本発
明の第4の実施の形態の構成例を示したブロック図であ
る。なお、本実施の形態のデジタル信号処理システムの
基本構成は、第1の実施の形態のものとよく似ており、
同じ部分については同一の番号を付して、その詳細な説
明を省略する。
【0022】データ通信回路2は位相を調整する機能を
備えずに、AD変換器3の出力からローパスフィルタ1
1によって直流成分を抽出し、直流成分を検出するコン
パレータ12によって予め定めた閾値以上に直流成分が
検出されたときには、デジタル回路4に検出信号S4を
出力し、デジタル回路4は信号処理動作を停止する。こ
れにより、通信信号S1による信号処理の誤動作を低減
する。
【0023】
【発明の効果】以上説明したように、本発明の請求項1
記載の発明にあっては、AD変換回路のサンプリング時
に通信信号の振幅が0になるように位相を調整せしめる
ことにより、特性の良い前置フィルタ等を設けることな
くAD変換回路の出力に通信信号の影響が現れることを
防ぐことが出来るという効果を奏する。
【0024】請求項2記載の発明にあっては、請求項1
の発明の効果に加えて更に、データ通信回路の出力する
通信信号のみをAD変換し、データ通信回路はAD変換
回路の出力値が0となるように通信信号の位相を調整せ
しめることにより、位相の調整を精度良く自動的に行う
ことが出来るという効果を奏する。
【0025】請求項3記載の発明にあっては、請求項1
の発明の効果に加えて更に、システム構築時にデータ通
信回路からAD変換回路までの位相遅延量に相当する位
相調整量を、位相調整量設定手段にて設定することによ
り、位相調整が簡単な構成で行うことができるという効
果を奏する。
【0026】請求項4記載の発明にあっては、請求項1
の発明の効果に加えて更に、通信回路の通信信号の影響
によってAD変換回路の出力に現れる直流電圧を、打ち
消すことにより、AD変換後の信号に対する通信信号の
影響を低減するため、位相の調整を精度良く自動的に行
うことができるという効果を奏する。
【0027】請求項5記載の発明にあっては、請求項1
の発明の効果に加えて更に、デジタル回路においてAD
変換回路の直流電圧値を監視して、規定値以上の直流電
圧値を検出したときに信号処理を停止することにより、
簡便な回路で通信信号による信号処理の誤動作を低減す
ることができ、処理対象の信号に多少の直流成分が含ま
れている場合でも適用可能であるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係わるデジタル信
号処理システムの基本構成を示すブロック図である
【図2】上記デジタル信号処理システムの通信信号の信
号波形の一例を示す図である
【図3】上記デジタル信号処理システムの各部位の信号
波形の一例を示す図である
【図4】上記デジタル信号処理システムのデータ通信回
路の一例を示すブロック図である
【図5】上記デジタル信号処理システムのデータ通信回
路のシステムクロック分周回路の一例である
【図6】上記デジタル信号処理システムのデータ通信回
路の一例を示すブロック図である
【図7】本発明の第2の実施の形態に係わるデジタル信
号処理システムの基本構成を示すブロック図である
【図8】上記デジタル信号処理システムのデータ通信回
路の位相調整シーケンスを示す図である
【図9】本発明の第3の実施の形態に係わるデジタル信
号処理システムの基本構成を示すブロック図である
【図10】本発明の第4の実施の形態に係わるデジタル
信号処理システムの基本構成を示すブロック図である
【符号の説明】
1 システムクロック生成回路 2 データ通信回路 3 AD変換回路 4 デジタル回路 5 システムクロック分周回路 6 論理積回路 7 バンドパスフィルタ 8 ディレイライン 9 データセレクタ 10 DA変換回路 11 ローパスフィルタ 12 コンパレータ S1 通信信号 S2 AD変換回路入力 S3 AD変換回路出力 S4 検出信号

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 システムクロック生成回路と、データ通
    信回路と、AD変換回路と、デジタル回路と、から成る
    デジタル信号処理回路において、データ通信回路は、A
    D変換回路のサンプリング周波数以上の単一周波数又は
    複数周波数の正弦波信号又は正弦波信号の振幅を変化さ
    せた通信信号の送信又は送受信を行なう回路であって、
    AD変換回路はデジタル回路で信号処理しようとする対
    象の信号にデータ通信回路の送信又は受信しようとする
    信号が重畳された信号が入力され、データ通信回路とA
    D変換回路はシステムクロック生成回路の生成したシス
    テムクロックを基準にして動作し、データ通信回路の通
    信信号の周波数はAD変換回路のサンプリング周波数の
    N/2倍(N:整数)であり、データ通信回路は通信信
    号の位相を調節する機能を備え、AD変換回路のサンプ
    リング時に通信信号の振幅が0になるように位相を調整
    せしめることにより、AD変換後の信号に対する通信信
    号の影響を低減することを特徴とするデジタル信号処理
    システム。
  2. 【請求項2】 データ通信回路は、データ通信回路の通
    信信号のみを選択的に入力するデータセレクタ機能を備
    え、データセレクタ機能によって通信信号のみをAD変
    換し、AD変換回路の出力値が0となるように通信信号
    の位相を調整せしめることを特徴とする請求項1記載の
    デジタル信号処理システム。
  3. 【請求項3】 データ通信回路は、通信信号の位相の調
    節量を段階的に設定する位相調整量設定手段を備え、シ
    ステム構築時にデータ通信回路からAD変換回路までの
    位相遅延量に相当する位相調整量を位相調整量設定手段
    に設定することを特徴とする請求項1記載のデジタル信
    号処理システム。
  4. 【請求項4】 データ通信回路は、通信信号の位相を調
    節する機能を持たず、データ通信回路の通信信号のみを
    選択的に入力するデータセレクタ機能を備え、AD変換
    器の出力をDA変換するDA変換回路と、DA変換回路
    の出力をAD変換回路の入力に減算する減算回路とを備
    え、通信回路の通信信号の影響によってAD変換回路の
    出力に現れる直流電圧を打ち消すことにより、AD変換
    後の信号に対する通信信号の影響を低減することを特徴
    とする請求項1記載のデジタル信号処理システム。
  5. 【請求項5】 データ通信回路は、通信信号の位相を調
    節する機能を持たず、デジタル回路においてAD変換回
    路の直流電圧値を監視して、規定値以上の直流電圧値を
    検出したときに信号処理を停止することにより、通信信
    号による信号処理の誤動作を低減することを特徴とする
    請求項1記載のデジタル信号処理システム。
JP11089101A 1999-03-30 1999-03-30 デジタル信号処理システム Withdrawn JP2000286904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11089101A JP2000286904A (ja) 1999-03-30 1999-03-30 デジタル信号処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11089101A JP2000286904A (ja) 1999-03-30 1999-03-30 デジタル信号処理システム

Publications (1)

Publication Number Publication Date
JP2000286904A true JP2000286904A (ja) 2000-10-13

Family

ID=13961509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11089101A Withdrawn JP2000286904A (ja) 1999-03-30 1999-03-30 デジタル信号処理システム

Country Status (1)

Country Link
JP (1) JP2000286904A (ja)

Similar Documents

Publication Publication Date Title
US4890107A (en) Analogue-to-digital converter
US9136824B2 (en) Frequency management using sample rate conversion
US8971472B2 (en) Signal processing circuit and method
EP0534384B1 (en) Cross-polarization interference canceller
US7492300B2 (en) Analog-digital conversion apparatus and digital-analog conversion apparatus
US7502435B2 (en) Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement
EP0466259A1 (en) Receiver of a system for transmitting data symbols at a given Baud rate
US4972467A (en) Echo canceller
JP2000286904A (ja) デジタル信号処理システム
US5424738A (en) Analog-digital encoding circuit with automatic compensation for the zero offset
KR100243001B1 (ko) 복수 채널용 심볼 타이밍 복구회로
JP4413457B2 (ja) ノイズキャンセラ
US7103122B2 (en) Noise canceller
US7899858B2 (en) Filter circuit
JP2013012970A (ja) 半導体集積回路およびその動作方法
JP3082757B2 (ja) ガードインターバル相関器及びその相関取得方法
JP2950351B2 (ja) パルス信号発生回路
JPH044778B2 (ja)
KR0174157B1 (ko) 디지털 신호 처리기 응용회로
JP2860197B2 (ja) 送受信機におけるデジタル変調器
JP2000059242A (ja) 受信機
JPH0564287A (ja) オーデイオアンプ
JPH0435536A (ja) ビット同期回路
SU1061270A2 (ru) Устройство передачи сигналов
WO2007144827A2 (en) A method of digitizing a periodic analogue signal.

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606