TW200301906A - Cascode sense amp and column select circuit and method of operation - Google Patents
Cascode sense amp and column select circuit and method of operation Download PDFInfo
- Publication number
- TW200301906A TW200301906A TW091134611A TW91134611A TW200301906A TW 200301906 A TW200301906 A TW 200301906A TW 091134611 A TW091134611 A TW 091134611A TW 91134611 A TW91134611 A TW 91134611A TW 200301906 A TW200301906 A TW 200301906A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- amplifier
- current electrode
- input
- pair
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 230000000295 complement effect Effects 0.000 claims abstract description 52
- 230000001939 inductive effect Effects 0.000 claims description 43
- 230000015654 memory Effects 0.000 claims description 32
- 239000013078 crystal Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 230000006698 induction Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 11
- 230000008901 benefit Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 206010011469 Crying Diseases 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000011257 shell material Substances 0.000 description 1
- 230000004936 stimulating effect Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Amplifiers (AREA)
Description
200301906 ⑴ 玖、發明說明 (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 參考以前申請案 本申請案經於2001年11月29曰在美國以第09/997,330號 專利申請案提出。 發明領域 本發明一般言之乃關於半導體記憶體者，質言之乃關於 用於半導體記憶體中之感應放大器。
發明背景
感應放大器與諸如靜態隨機存取記憶系列（SRAM)之記 憶體共同使用。感應放大器用以偵側記憶系列中互補位元 線響應行與列解碼及感應啟動信號而顯示電壓過渡的時 間。在一 SRAM中，需將經由記憶單元各襴所提供之信號 加以放大並解碼。電晶體通過閘經常用以實施欄的解碼。 不過此等信號之放大與解碼需以最小歐姆損失於電晶體 通過閘中完成。一靜態RAM位元線微分信號以與時倶增方 式生成。因此，舉凡微分信號由通過閘傳導時，即有損於 微分信號，其特徵為時間延遲或減低強度。技術上常稱此 等特徵為RC(電阻值乘電容量）時間延遲或RC延遲。將位 元線連接至資料線之通過裝置往往由於RC時間常數而延 遲微分信號通過。在改善位元線及時性或值量與資料線信 號位準對裝置計數及放大器可靠性之間具有彼此消長之 平衡點。一般而言，放大器可靠性乃指記憶體中全部放大 器保證正確信號既知之補償與錯誤電壓之總能力。 記憶感應放大器之目的在於避免感應放大器計時後，自 200301906 (2) 位元線汲取過多電荷。達成此一目的之一種技術係採用一 疊接電晶體對，直接連接至位元線。疊接電晶體之缺點在 於疊接對較之全vcc電力供應值而言，提供很小信號至局 部資料線。如此，以小信號激勵全局資料線就有問題。達 成此目的之一另一項技術為於感應放大器計時後，關斷欄 解碼器，從而避免自位元線之牽引電流。此項技術對設計 而言增加電路複雜性及臨界性。 因之，即需以含交叉微分耦合之電晶體對感測資料信 號。感應放大器導電之計時具關鍵性。感應放大器品質之 測量為感應放大器能確切感測之最小微分信號。感應放大 器設計中之一項目的在於提供最大微分信號至微分交叉 耦合對之閘極至源極激勵（變量之VGS)中差異。與感應放 大器相關之另一關鍵性設計參數乃與微分交叉耦合之電 晶體對之操作有關。此設計參數涉及確保在該電晶體對計 時時，閘極至源極激勵中之差大於零，否則輸出信號可能 不正確。總之，以前感應放大器涉及速度，尺寸與電力消 耗間彼此交換之平衡點。 圖式簡單說明 本發明乃以範例方式說明，並非受限於附圖，圖式中相 同參考號表示相同之元件。 圖1以略圖方式顯示含有本發明的採感應放大器之記憶 f豆， 圖2以略圖方式顯示依據本發明之感應放大器； 圖3以方塊圖方式顯示採第一放大器組構之圖2中感應 200301906
(3) 放大器之平面圖； 圖4以方塊圖方式顯示採第二放大器組構之圖2中感應 放大器之平面圖； 圖5以略圖方式顯示本發明感應放大器之另一具體實 例； 圖6以方塊圖方式顯示圖5中感應放大器之平面圖； 圖7以略圖方式顯示本發明之感應放大器的又一具體實
例；以及 圖8以方塊圖方式顯示圖7中感應放大器之平面圖。 嫻於工藝者皆知各圖中所例示之元件悉依簡明為著 眼，並無依比例繪製之必要。例如，圖中某些元件之尺寸 或較其它元件者誇大，以助對本發明具體實例更易瞭解。 詳細說明 圖1顯示一記憶體1 0，其中可使用本文所揭示感應放大 器之各具體實例。此記憶體1 0含複數個記憶單元，諸如記 憶單元1 2及記憶單元1 4等。每一記憶單元各連接於位元線
BL與互補位元線BL-bar兩者之間。預定之記憶單元利用列 解碼器（圖中未顯示）定址，而定址之記憶單元内對應儲存 之資料值提供至一感應放大器16。感應放大器16用以放大 資料信號值，並經由資料線輸出DL及互補資料線DL-bar 提供一對應之資料輸出。欄位址解碼器1 8連接至感應放大 器1 6，且響應襴位址以選定記憶單元1 2，1 4存在之欄。請 注意，欄位址解碼作用可於感應放大器1 6之上游或下游實 施，或可另含於感應放大器16内。 (4) (4)200301906 圖2顯示一感應放大器2 0，其含複數個多工之通過間 對，諸如通過閘2 2，2 4及2 6，2 8等。每一通過閘對含有一 個連接至資料線D L之通過閘及一個連接至互補·資料線 DL-bar之通過閘。通過閘22含有連接至位元線BL0之第一 端接點及連接至資料線DL之第二端接點。通過閘24含有 一個連接至互補位元線BLO-bar之第一端接點及連接至互 補資料線DL-bar之第二端接點。通過閘26含有一連接至位 元線BL1之第一端接點及一連接至資料線DL之第二端接 點。通過閘2 8含有連接至互補位元線BL1之第一端接點及 一連接至互補資料線之第二端接點。為便於顯示起見，連 接各通過閘22，24，26，2 8之真實與互補控制端點之控制 信號依慣例而未予顯示。為便於圖示而未顯示之另外通過 閘的存在應亦屬熟知者。在一型式中，通過閘對存在以供 採用感應放大器2 0之記憶體中的每一襴。P -通道電晶體通 過閘3 0的第一端接點連接至資料線D L。P -通道電晶體通 過閘3 0之控制端點連接至感應啟動信號S E。P -通道電晶 體通過閘30之第二端點連接至結點33處之輸出端點。p-通道電晶體3 2之源極連接至電力供應端點Vcc。p -通道電 晶體3 2汲極連接至輸出端點3 3及N-通道電晶體3 4之汲 極。P -通道電晶體3 2之閘極連接至結點3 5處N -通道電晶體 3 4之閘極，構成一互補輸出端接點。N-通道電晶體34之 源極連接至結點3 7。P-通道電晶體3 6之源極連接至電力供 應端點Vcc。P -通道電晶體3 6之汲極連接至結點3 5處N-通 道電晶體38之汲極。P -通道電晶體36之閘極連接至結點3 3 200301906 (5) 處N-通道電晶體3 8之間極。通道電晶體3 8之源極連接 至結點3 7。P -通道電晶體通過閘3丨之第一端點連接至互補 資料線。P-通道電晶體通過閘3丨含有一連接至感應啟動信 號之控制端點及一連接至結點3 5之第二端點。通道電 晶體3 9之汲極連接至結點3 7，其閘極連接至感應啟動信號 以及其源極連接至地端點。 在操作中’信號自記憶單元（未顯示）施加至諸如blo， BLO-bar等之位元線對中之一。多工之通過閘22，24，％， 2 8可於資訊信號施加至位元線之前或施加期間或施加之 後接通。此：貝訊k號即出現於資料線對上，並經通過閘3 〇 和31而分別到達結點33和35上。當信號SE確定時，通過 閘3 0和31即關斷。電晶體39在信號SE確定時導電。由於 電晶體34和38所構成之電晶體對乃屬交叉耦合式，故電晶 體34和38分別放大結點33和35上的信號。當結點33和35 之共同模式位準太低時，交叉耦合之卜通道電晶體32和36 即開始以微分模式放大，進一步提供結點3 3和3 5上的放大 率並確保結點3 3和3 5上電力供應電壓軌最高位準，而分別 構成標示為OUTPUT及OUTPUT-bar之輸出。主動高型式中 信號S E之確定計時開始必須在下述時點之後：適切之微 分信號已出現在資料線對DL，DL-bax*且從而經由電晶體 通過閘3 0和3 1分別出現在結點3 3和3 5上。 圖3顯示圖2中放大器20之平面圖，採用與圖2中放大哭 結構相當之第一放大器組構。一般言之，感應放大器2〇 可視為含複數個多工式通過閘42和複數個通過閘44以及 (6) ___ (6) ___200301906 一放大器47。多工通過閘Μ於其輸入處、 多工式通過_代表_的通過閘2 W位兀線。 多工式通過閑42用以將許多位元線 、，26,2 8。此 料结芬甘 化’並輸出單一資 料、.泉及其互補。請注意，多工式 外部涂M a、 z j在感應放大器 。k過閘4 4代表圖2中電晶體通 中立餘兩玫姓j 旦14過間30和31。圖2 甲/、餘兒路構成圖3中之放大器47。請 S E啟I 〜、，感應啟動信 ；〇 閘44 ’同時截止放大器47。同《 -咸痛 啟動信號冗啟動放大器47時，通過 樣’“應 資料續羾二+ 4即將放大器4 7與 貝料、，泉對兩者間之連接切斷。 圖4顯示圖2感應放大器2〇之另一平面 哭細错、 诉用弟一放大 。…，且構〈放大器46，其結構與 &汾日日』 人友态者不同。為便 於說月起見，圖2及圖3中所有相同元件 六斟昭 自賦予相同號碼0 在L下’圖4中，與圖2之結點33和35對應之通過問44 的輸出分別連接至放大器46的第一與第二兩輸入。放大器 46與圖3中放大器47差別之處在於放大器钭具有與第一及 第二，入端點分立且不同之第一和第二輸出端點。放大器 46之第〜輸出端點提供真實輸出，而其第二輸出端點提供 互補輸出Output-bar。 圖5顯示本發明另一具體實例之感應放大器5 〇。通過閘 51含有連接至位元線bl〇之第一端點及連接至資料線DL 之第二端點。通過閘52含有連接至互補位元線BLO-bar之 第一端點及連接至互補資料線DL-bar之第二端點。通過閘 53含有連接至位元線BL1之第一端點及連接至DL線之第 端點。通過閘54含有連接至互補位元線BLl-bai:之第一 -10 - 200301906 ⑺ 端點及連接至互補資料線DL-bar之第二端點。尚有供另外 諸欄之另外通過閘，但為便利而未予顯示。在一型式中， 在採用感應放大器5 0的記憶體中之每一欄皆含有一通過 閘對。P -通道電晶體6 0之源極連接至資料線d l。電晶體 60之汲極連接至標示’’Output’’之輸出端點的結點61，其閘 極連接至標示’’Output-bar，，之互補輸出端點的結點62。N-通道電晶體6 3之汲極連接至結點6 1，其閘極連接至結點6 2 而其源極連接至結點6 7。P -通道電晶體6 4之源極連接至互 補資料線D L - bar，其閘極連接至結點6丨而汲極連接至結點 6 2。N -通道電晶體6 6之汲極連接至結點6 2，其閘極連接 至結點6 1而源極連接至結點6 7。N-通道電晶體6 8之汲極 連接至結點ό 7，其閘極連接至感應啟動信號s E而源極連 接至電力供應一端點的地端點。Ρ -通道電晶體通過閘7 0 之第一端點連接至資料線DL，其控制端點連接至感應啟 動信號S Ε而第二端點連接至結點6 1。ρ -通道電晶體通過 閘72之第一端點連接至互補資料線DL-bar，其控制端點連 接至感應啟動信號S E而其第二端點則連接至結點6 2。 在操作中，信號自記憶單元（未顯示）施加至位元線對之 一，諸如BL0，BLO-bar等。多工通過閘51-54可於信號施加 至位元線之前’之中或之後接通。然後信號出現在資料線 對上，且由於感應啟動信號S E呈無效性（邏輯低），信號即 經P -通道電晶體通過閘7 0和7 2而分別到達結點6丨和6 2 上。在感應啟動信號呈肯定時，P-通道電晶體通過閘7〇 和7 2即截止。N -通道電晶體6 8則呈導電。當.通道電晶 200301906
⑻ 體6 8導電時，該交叉耦合之N -通道電晶體6 3和6 6對即開 始以微分模式分別放大結點6 1和6 2上的信號。當結點6 i 和62之共同模式位準夠低時，p-通道電晶體對60和64即開 始以微分模式放大所施加於其閘極之微分信號。由於資料 線對微分信號以疊接方式施加至源極，故在P -通遒電晶體 對60和64中獲得另增之放大率。
結果，在P -通道電晶體對6 0和6 4上之微分閘極至源極之 偏壓△ Vgs為資料線DL及互補資料線DL-bar上微分信號幅 度的兩倍。因此，P-通道電晶體對60和64能耐受加倍的普 通臨限電壓偏移。 圖6顯示圖5中感應放大器5 0的平面圖，概略性顯示感應 放大器5 〇。通過閘5卜5 4以複數個多工通過閘7 4代表，接 收各真實與互補形式之位元線對。同樣在一型式中，位元 線對之數代表定位址之記憶格的襴數。通過閘74用以將複 數個位元線對多工化，並輸出單_位元線對做為資料線 DL及互補資料線DL_bar。電晶體7〇和72分別由通過閘π 與78代表，接收資料線和資料線-bar之輸出，並響應呈邏 輯低時的感應啟動信號而選擇性地提供資料。通過閘77
和Μ分別將資料提供至放大器79之輸出及輸出端 點，其功用亦為放大器79之輸出端點。換言之，放大器79 之相同端點既用做輸入亦用做輸出。圖6中放大器乃相當 於圖5中之諸電晶體6〇, 63，64, 66，68。
P -通道電晶體8 〇之源極連接至位元線B L 圖7中顯示代表本發明另一具體實例之感應放大器Μ。 其間極連接至 -12- (9) 200301906
極連接 連接至 汲極連 晶體90 其源極 至結點 資料線 點以接 閘極及 體94之 閘極連 補資料 端點以 汲極連
2點86而汲極連接至結點82。通遒電晶體84之源 至互補位元線BL-bar，#閘極連接至結點82而汲極 結點86。P-通道電晶體88之源極連接至結點其 接至結點86而閘極連接至欄選擇信號。n_通道電 之汲極連接至結點8 2，其閘極連接至襴選擇信號而 連接至資料線DL。N-通道電晶體92之汲極連接 86,其閘極連接至欄選擇信號而其源極連接至互補 DL-bai:。P·通道電晶體93之源極連接至電力供應端 文供應兒壓Vcc，其閘極連接至P -通道電晶體8 〇之 結點8 6 ’而其汲極連接至資料線〇 [。p _通道電晶 源極連接至電力供應端點以接受供應電壓vcc，其 接至電晶體8 4之閘極及結點8 2，而其源極連接至互 線DL-bar。P-通道電晶體91之源極連接至電力供應 接受供應電壓Vcc，其閘極連接至欄選擇信號而其
接至結點8 2。P -通道電晶體9 5之源極連接至電力供應端點 以接受供應電壓Vcc，其閘極連接至欄選擇信號而其汲極 連接至結點8 6。N -通道電晶體9 6之汲極連接至資料線 DL，其閘極連接至互補資料線dl-bar而源極連接至地端 點。N-通道電晶體98之汲極連接至互補資料線DL-bar，其 閘極連接至資料線D L而其源極連接至地瑞點。 在操作中，P -通道電晶體80和84之功用為—疊接式叉叉 耦合之電晶體對，直接連接至位元線及彡補位元線。電晶 體80和84之導電係依施加於其交又耦合蘭極上之電壓而 定。請注意，就每一位元線對而言’圖7尤電路除電晶體 -13- 200301906
(ίο) 96和98外，其餘皆呈重複性。P-通道電晶體80和8 4之源極 接收微为k唬。通道電晶體91和95之功用為一預先充電 =置，將資料線及互補資料線預先至地電位。卜通道電晶 、 和9 5王導甩，並經由N -通道電晶體9 0，9 2將供應電 [Vcc耦合至N·通道電晶體96和98之閘極而使之導電。當 襴=擇k唬王無效時，電晶體88導電並將結點Μ與Μ上之 % C均衡化，而以相等偏壓加於電晶體8 〇及8 4。然後欄選 擇k號經活化後，顯示襴已選定並使N_通道電晶體， ^導電。N-通道電晶體90，92之功用為一耦合器，並將 兒机提供至叉又耦合之p_通道電晶體8〇和84。結點82和Μ 並提供微分信號至用以分別提升資料線DL&DL_bar之ρ_ 通道電晶體93和94。電晶體96和98之功用為一交又耦合之 破動式鎖存器電路，僅於資料線電壓過渡時操作。電晶體 96和98並不重複供記憶體的每一攔，蓋其連接至資料線及 互補資料線之故。於電晶體96和98導電前，資料線及互補 具料線導體上有充分微分信號，以確保電晶體％和Μ不會
由於噪音或偏移而誤入歧途。換言之，資料線上若無充I 微分信號，則噪音或偏移就會誤使電晶體96和98中Ζ 一 ^ 先導電，而與最終的資料值相反。為確定符合此電路要求 起見，DL及DL-bar必須以任何方式預先充電至低值，諸 如採用預充電晶體等（未顯示）。一旦電晶體96和98其中之 ~首先錯誤導電，另〆電晶體即不導電且此_導兩 f电狀況不 Μ料值若何皆不會改變m電位問料設計感 應放大器7 2即行解決，因轉換作用確保資料線次” 、 久立補資料 -14- 200301906
(Π) 線上於電晶體96和98導電之前，即具有充分的微分信號故 也。電晶體96和98乃屬”助手”裝置，不像電晶體8〇和84 f有關键性原信號。利用電晶體9丨和9 5之預先充電功能， 結點8 2和8 6即被預充至供應電壓。 在另一型式中’電晶體9 3和9 4之汲極可分別連接至結點 8 2和8 6以代替連接至資料線及互補資料線。其操作與前類 似’但在耦合器N-通道電晶體9 〇，9 2輸入處（汲極）及資料 線與互補資料線處之電壓方面具有些許不同之功能性效 應。 感應放大器7 2利用N -通道電晶體9 〇，9 2及P -通道電晶體 9 3和9 4激勵資料線與互補資料線。在攔解碼功能所涉及之 跨於另外通過電晶體處並無歐姆性損失。換言之，於電晶 體8 0和8 4之源極配置微分位元線信號，即可避免經位元線 / ^料線通過解碼裝置時微分信號通過之歐姆損失。而且 感應放大器72在感測後即不自任何位元線汲取電流。故並 典截止感應放大器7 2之關鍵性定時問題。電晶體9 3和9 4 提供資料線DL，DL-bar至供應電壓vcc之完全牽引。感應 放大器72將速度、電力及尺寸等問題定位址，而不會使此 等設計參數彼此間失衡。一般言之，每一此等參數要求之 電路型式不致損害另一設計參數。 圖8顯示圖6中感應放大器72之平面概略圖。一般言之， ®接級100接收一位元線對BL，BL-bar並具有第一與第二 兩輸出。預先充電部分1 〇 1由襴選擇信號控制，並連接至 且接級1〇〇之輸出。放大器含有第一與第二兩輸入分別 -15- zuujuiyuo 〇2) - 連接至疊接級！ 〇〇的第一盥 與第一 ^ 、罘—兩輸出，放大器並含第一 ^ —兩輸出’分別連接至资祖仏 bar。刼人„ 貝科線DL及互補資料線DL- s器102含有第一虚第一 級100凌# /、弟一兩輸入，分別連接至疊接 <弟一與第二兩輸出。耦 輸出，八 耦。态102並含第一與第二兩 刀別連接至資料線D L及 動鎖存π 及互補資料線DL-bar。一被 ^ 备106連接至資料線DT另77 > 以咸 及互補資料線DL-bar。 〜應放大器72與平面概略圖 田 8〇和84於a 11比較’ ff接級係由電晶體 所建構。預先充電部八 構。妨丄 刀〇 1由電晶體9 1和9 5所建 之大器104由電晶體93和9 4人” 通道兩曰 斤建構。耦合态102由N- 兒日日體90，92所建構，品、士 & 96#aQ^ 而被動鎖存器106則由電晶體 外和98所建構。請注意，血咸 兩改π ”心底'放大器7 2所採用者不同之
^ 可取代以建構圖δ之平面概略R 祛接 仰1各圖。例如，各種放大器 、’、。可採用以代替所顯示之特定放大器組構。 本文已提供一種快速，小尺计、^ 寸且耗電效益良好之感應放 器。採用連接至在歐姆欄選擇閘之前的位元線之電晶體 8〇和84型式增益元件，位元線上的歐姆損失即降至最低。 如此’微分信號即較強而完成更早且更快的感測。同時， =文所述之感應放大器能獲完全解析而無需自位元線持 ，供應電流，故節省了電力。此外，並無與通過問或放大 盜相關之計時關鍵性信號，故減少控制電路並減少尺寸。 畎圖7中結點82和86等之低電容性結點放大至全軌電位方 =，本文所提供之感應放大器較之激勵資料線或全局資料 #泉者更加有政，甚至採用部分-位準信號以激勵此等資料 、、泉時耶然。本文所述之感應放大器將襴解碼功能與放大組 •16- 200301906
(13) 合在一起。在一較佳型式中，採用N -通道電晶體以供欄 選擇功能將微分信號耦合至資料線對。N-通道電晶體比 P-通道電晶體具較高增益。P-通道電晶體即用於放大器功 能中位元線與諸如圖7結點8 2和8 6等感應結點間之介面。 因建構本發明之裝置的絕大部分係由電子組件及嫻於 技術者所熟知之電路組成，為對本發明基本觀念之理解與 認同並為了不致對本發明說明產生模糊或困惑起見，電路 詳細情形不做比所認為必要之上述者更深入之說明。 在前述之規格中，本發明已參考特定具體實例加以說 明。不過嫻於工藝者皆瞭解，可做各種修訂與改變而未離 下述申請專利範圍所示本發明範圍者。例如，各型電晶 體，無論為雙極、金屬氧化半導體，砷化鎵或其它型者皆 可用以建構本文所提供感應放大器具體實例之平面圖。各 種放大器結構皆可採用。另外，該感應放大器可用於各型 記憶體中，諸如靜態隨機存取記憶體、MRAM等。感應放 大器亦可用於位元線對及資料線對以外之其它資料信 號。因此，規格與圖式乃視為範例而非限制性，且一切此 等修改均擬納入本發明之範圍内。 效益和其它優點以及問題解決辦法皆已在以上有關特 定規格中予以說明。不過，效益、優點，問題解決以及導 致任何效益、優點或解決辦法之任何元件等之發生或更明 確者不解釋為任何或全部主張之關鍵性、必要性或重要特 徵或元件。本文中所採用之術語”包括”，”包含”或其變化 體乃擬涵蓋非專用性内含物，從而程序、方法、物件或裝 200301906 (14) 置等含一系列元件者並非僅含該等元件’而含其它未明列 或此等程序、方法、物件或裝置等固有之元件。 圖式代表符號說明 10 記 憶 體 12 記 憶 早 元 14 記 憶 單 元 16 感 應 放 大 器 18 解 碼 器 20 感 應 放 大 器 22 通 過 閘 24 通 過 閘 26 通 過 閘 28 通 過 閘 3 0 P- 通 道 電 晶 體 3 1 P- 通 道 電 晶 體 32 P- 通 道 電 晶 體 33 結 點 34 N- .通 道 電 晶 體 3 5 結 點 36 P- 通 道 電 晶 體 3 7 結 點 3 8 N- .通 道 電 晶 體 39 N- .通 道 電 晶 體 42 通 過 閘
-18- 〇5)
通過閘 放大器 放大器 感應放大器 通過閘 通過閘 通過閘
通過閘 P -通道電晶體 結點 結點 N -通道電晶體 P-通道電晶體 N-通道電晶體 結點 N -通道電晶體
P -通道電晶體 P-通道電晶體 通過閘 通過閘 通過閘 放大器 P -通道電晶體 結點 -19- (16)
P -通道電晶體 結點
P -通道電晶體 N -通道電晶體 p -通道電晶體 N-通道電晶體 P -通道電晶體 P -通道電晶體 P -通道電晶體 N -通道電晶體 N -通道電晶體 疊接級
預先充電部分 耦合器 放大器 被動鎖存器 -20-
Claims (1)
- 200301906 拾、申請專利範圍 1. 一種感應放大器，包含： 一通過電晶體對，含有第一與第二兩輸入分別連 至資料路徑及互補資料路徑以接收微分信號，該對 過電晶體響應感應啟動信號於其第一與第二輸出處 接資料路徑及互補資料路徑，該對電晶體之第一及 二輸入與其第一及第二輸出，當感應啟動信號使此 電晶體失能後，兩者電性並不相同；及 一放大器，其第一輸入連接至通過電晶體對之第 輸出，其第二輸入連接至通過電晶體對之第二輸出 且其第一與第二輸出提供互補式之感應放大器資料 號，該放大器由感應啟動信號控制且僅於通過電晶 對由感應啟動信號將之截止後始能操作。 2 .如申請專利範圍第1項之感應放大器，其中該放大器 一步包含： 第一導電型式之第一電晶體，含有第一電流電極 接至第一電力供應端點，並含一控制電極連接至放 器之第一輸入，以及第二電極連接至放大器的第二 入； 第二導電型式之第二電晶體，含有連接至第一電 體之二電流電極的第一電流電極，並含有連接至該 大器第一輸入之控制電極，以及第二電流電極； 第一導電型式之第三電晶體，含有連接至第一供 電力端點之第一電流電極，並含有連接至放大器第 接 通 連 第 對 信 體 進 連 大 輸 晶 放 應 200301906輸入之控制電極，以及弟二電流電極， 第二導電型式之第四電晶體，含有連接至放大器第 一輸入之第一電流電極，並含有連接至放大器第二輸 入之電流電極，以及連接至第二電晶體之第二電流電 極的第二電流電極；以及 第二導電型式之第五電晶體，含有連接至第二和第 四兩電晶體第二電流電極之第一電流電極，並含有一 控制電極以接收感應啟動信號，以及連接至電力供應 之第二端點。 3 .如申請專利範圍第1項之感應放大器，其中該放大器進 一步包括： 第一導電型式之第一電晶體，含有連接至資料路徑 之第一電流電極，並含有連接至第一輸出之第二電流 電極以及連接至第二輸出之控制電極； 第二導電型式之第二電晶體，含有連接至第一電晶 體第二電流電極之第一電流電極，並含有第二電流電 極及連接至第一電晶體控制電極之控制電極； 第一導電型式之第三電晶體，含有連接至互補資料 徑路之第一電流電極，並含有連接至第二輸出之第二 電流電極以及連接至第一輸出之控制電極； 第二導電型式之第四電晶體，含有連接至第三電晶 體第二電流電極之第一電流電極，並含有連接至第二 電晶體第二電流電極之第二電流電極以及連接至第一 輸出之控制電極；以及 200301906 第二導電型式之第五電晶體，含有連接至第二與第 四兩電晶體第二電流電極之第一電流電極，並含有一 控制電極以接收感應啟動信號以及連接至電力供應端 點之第二電流電極。 4 .如申請專利範圍第1項之感應放大器，進一步包含： 複數個電晶體通過閘對，各電晶體通過閘對含有分 別連接至記憶體之預‘定位元線和互補位元線對的第一 及第二輸入，並含有分別連接至記憶體資料線及互補 記憶體資料線之第一與第二兩輸出。 5 .如申請專利範圍第4項之感應放大器，其中該複數個電 晶體通過閘對等於記憶體的欄數。 6 .如申請專利範圍第1項之感應放大器，其中該資料徑路 係記憶體位元線。 7 .如申請專利範圍第1項之感應放大器，其中該資料徑路 係記憶體資料線。 8. —種感應放大器，包含： 一疊接級，含有連接至第一資料徑路之第一輸入及 連接至第一互補資料徑路之第二輸入，並含有連接至 第二資料徑路之輸出及連接至第二互補資料徑路之互 補輸出； 一耦合器，含有連接至第二資料徑路及第二互補資 料徑路之第一對電流電極，並含有一控制電極及連接 至第三資料徑路和第三互補資料徑路之第二電流電 極；以及 200301906 一鎖存器，含有連接至第三資料徑路之第一輸入及 連接至第三互補資料徑路之第二輸入，並含有連接至 第三資料徑路之控制輸入及連接至第三互補資料徑路 之互補控制輸入。 9 . 一種於一對導體上感測微分信號之方法，其包含： 接收該微分信號； 使用一對通過電晶體響應感應啟動信號而將該對輸 入導體連接至第一輸出與第二輸出，該對通過電晶體 的第一電晶體含有連接至微分信號第一信號的輸入， 並響應同一感應啟動信號而將第一信號電性連接至第 一輸出，此對通過電晶體之第二電晶體含有連接至微 分信號第二信號之輸入，並響應感應啟動信號而將第 二信號電性連接至第二輸出；以及 將放大器的第一輸入耦合至第一輸出，將放大器的 第二輸入耦合至第二輸出，並將放大器的第一與第二 兩輸出耦合至資料線對導體，此放大器由感應啟動信 號控制且僅在感應啟動信號使該對通過電晶體不導電 時始能操作。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/997,330 US6473349B1 (en) | 2001-11-29 | 2001-11-29 | Cascode sense AMP and column select circuit and method of operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200301906A true TW200301906A (en) | 2003-07-16 |
| TWI257628B TWI257628B (en) | 2006-07-01 |
Family
ID=25543889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091134611A TWI257628B (en) | 2001-11-29 | 2002-11-28 | Cascode sense amp and column select circuit and method of operation |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6473349B1 (zh) |
| EP (1) | EP1554731A2 (zh) |
| JP (1) | JP4200101B2 (zh) |
| KR (1) | KR20040073444A (zh) |
| CN (1) | CN100423126C (zh) |
| AU (1) | AU2002365765A1 (zh) |
| TW (1) | TWI257628B (zh) |
| WO (1) | WO2003049119A2 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7433253B2 (en) * | 2002-12-20 | 2008-10-07 | Qimonda Ag | Integrated circuit, method of operating an integrated circuit, method of manufacturing an integrated circuit, memory module, stackable memory module |
| US7251178B2 (en) * | 2004-09-07 | 2007-07-31 | Infineon Technologies Ag | Current sense amplifier |
| US6946882B2 (en) * | 2002-12-20 | 2005-09-20 | Infineon Technologies Ag | Current sense amplifier |
| US7075842B2 (en) * | 2004-02-13 | 2006-07-11 | Fujitsu Limited | Differential current-mode sensing methods and apparatuses for memories |
| US7477551B2 (en) * | 2006-11-08 | 2009-01-13 | Texas Instruments Incorporated | Systems and methods for reading data from a memory array |
| FR2985839B1 (fr) * | 2012-01-16 | 2014-02-07 | Soitec Silicon On Insulator | Circuit et procede pour detecter une difference de tension sur une paire de lignes de signal duales, en particulier par un transistor d'egalisation |
| TWI537975B (zh) * | 2014-11-27 | 2016-06-11 | 常憶科技股份有限公司 | 自我時序差動放大器 |
| US9473163B1 (en) * | 2015-07-29 | 2016-10-18 | Mediatek Inc. | Preamplifier circuit and SAR ADC using the same |
| US9837168B1 (en) * | 2016-09-15 | 2017-12-05 | Globalfoundries Inc. | Word line voltage generator for programmable memory array |
| US10290340B1 (en) * | 2018-03-29 | 2019-05-14 | Qualcomm Technologies, Incorporated | Offset-canceling (OC) write operation sensing circuits for sensing switching in a magneto-resistive random access memory (MRAM) bit cell in an MRAM for a write operation |
| TWI693766B (zh) * | 2018-04-18 | 2020-05-11 | 力旺電子股份有限公司 | 靜電放電防護裝置 |
| US10978139B2 (en) | 2019-06-04 | 2021-04-13 | Qualcomm Incorporated | Dual-mode high-bandwidth SRAM with self-timed clock circuit |
| US11404110B2 (en) * | 2020-07-14 | 2022-08-02 | Winbond Electronics Corp. | Sense amplification device in memory |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615495A (ja) | 1984-05-31 | 1986-01-11 | Toshiba Corp | 半導体記憶装置 |
| US4658160A (en) | 1985-10-01 | 1987-04-14 | Intel Corporation | Common gate MOS differential sense amplifier |
| US4796230A (en) | 1987-06-24 | 1989-01-03 | Intel Corporation | Folded-cascode configured differential current steering column decoder circuit |
| US4804871A (en) * | 1987-07-28 | 1989-02-14 | Advanced Micro Devices, Inc. | Bit-line isolated, CMOS sense amplifier |
| US4888503A (en) | 1987-10-13 | 1989-12-19 | Intel Corporation | Constant current biased common gate differential sense amplifier |
| EP0329910B1 (en) | 1988-02-26 | 1991-05-29 | International Business Machines Corporation | Double stage sense amplifier for random access memories |
| KR910005601B1 (ko) * | 1989-05-24 | 1991-07-31 | 삼성전자주식회사 | 리던던트 블럭을 가지는 반도체 메모리장치 |
| US5247479A (en) | 1991-05-23 | 1993-09-21 | Intel Corporation | Current sensing amplifier for SRAM |
| US5297092A (en) * | 1992-06-03 | 1994-03-22 | Mips Computer Systems, Inc. | Sense amp for bit line sensing and data latching |
| US5440506A (en) * | 1992-08-14 | 1995-08-08 | Harris Corporation | Semiconductor ROM device and method |
| US5384503A (en) | 1992-09-09 | 1995-01-24 | Shu; Lee-Lean | SRAM with current-mode read data path |
| US5834953A (en) * | 1996-11-25 | 1998-11-10 | Rockwell International Corporation | High speed current sense amplifier |
| US5815452A (en) | 1997-06-12 | 1998-09-29 | Enable Semiconductor, Inc. | High-speed asynchronous memory with current-sensing sense amplifiers |
| JPH11162176A (ja) * | 1997-11-27 | 1999-06-18 | Fujitsu Ltd | 半導体記憶装置 |
| KR100322535B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 소비전력을 최소화하는 메모리 장치 및 이를 이용한 데이터 기입 및 독출방법 |
-
2001
- 2001-11-29 US US09/997,330 patent/US6473349B1/en not_active Expired - Lifetime
-
2002
- 2002-11-13 AU AU2002365765A patent/AU2002365765A1/en not_active Abandoned
- 2002-11-13 CN CNB02823684XA patent/CN100423126C/zh not_active Expired - Fee Related
- 2002-11-13 JP JP2003550229A patent/JP4200101B2/ja not_active Expired - Fee Related
- 2002-11-13 EP EP02804418A patent/EP1554731A2/en not_active Ceased
- 2002-11-13 WO PCT/US2002/036388 patent/WO2003049119A2/en not_active Ceased
- 2002-11-13 KR KR10-2004-7008137A patent/KR20040073444A/ko not_active Ceased
- 2002-11-28 TW TW091134611A patent/TWI257628B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1554731A2 (en) | 2005-07-20 |
| TWI257628B (en) | 2006-07-01 |
| JP4200101B2 (ja) | 2008-12-24 |
| WO2003049119A2 (en) | 2003-06-12 |
| US6473349B1 (en) | 2002-10-29 |
| CN100423126C (zh) | 2008-10-01 |
| AU2002365765A1 (en) | 2003-06-17 |
| WO2003049119A3 (en) | 2004-02-12 |
| CN1596447A (zh) | 2005-03-16 |
| JP2006502516A (ja) | 2006-01-19 |
| KR20040073444A (ko) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI299871B (en) | Sense amplifier for a memory having at least two distinct resistance states | |
| CN107995991B (zh) | 用于感测放大器的系统、装置和方法 | |
| CN101556828B (zh) | 非易失性存储设备单位单元和具有它的非易失性存储设备 | |
| TW200301906A (en) | Cascode sense amp and column select circuit and method of operation | |
| CN107251141B (zh) | 失配和噪声不敏感的自旋扭矩转移磁随机存取存储器 | |
| US6456549B1 (en) | Sense amplifier circuit and semiconductor storage device | |
| US9373383B2 (en) | STT-MRAM sensing technique | |
| TW200926170A (en) | A new method to improve the write speed for memory products | |
| US20040052105A1 (en) | Bridge-type magnetic random access memory (mram) latch | |
| TW200928379A (en) | Current sampling circuit and method and sensor circuit and signal sensing method | |
| US20150146475A1 (en) | Memory sense amplifier with multiple modes of operation | |
| TW200949848A (en) | Sense amplifier and data sensing method thereof | |
| TW201209843A (en) | Current sensing amplifier and method thereof | |
| CN104112466B (zh) | 一种应用于多次可编程非易失性存储器的灵敏放大器 | |
| KR20150062937A (ko) | 판독 전압 부스트를 포함하는 메모리 회로 | |
| CN106997780B (zh) | 感测放大器 | |
| US20030057520A1 (en) | Sense amplifier | |
| CN102340285B (zh) | 用以产生与放大差动信号的电路与方法 | |
| TWI260642B (en) | Semiconductor memory device | |
| CN109346118A (zh) | 用于sonos单元的灵敏放大器电路 | |
| JP2002533862A (ja) | 電流センスアンプ | |
| US6552943B1 (en) | Sense amplifier for dynamic random access memory (“DRAM”) devices having enhanced read and write speed | |
| US20120081944A1 (en) | Crossbar array memory elements and related read methods | |
| US11404118B1 (en) | Memory with sense amplifiers | |
| US5943274A (en) | Method and apparatus for amplifying a signal to produce a latched digital signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |