TW200300256A

TW200300256A - Nonvolatile memory device having data read operation with using reference cell and method thereof

Info

Publication number: TW200300256A
Application number: TW091132874A
Authority: TW
Inventors: Takeshi Okazawa; Shuuichi Tahara
Original assignee: Nec Electronics Corp
Priority date: 2001-11-08
Filing date: 2002-11-07
Publication date: 2003-05-16
Also published as: US6834018B2; TW580699B; US20030086314A1; EP1310961A2; EP1310961A3; KR20030039307A; JP2003151261A; JP3853199B2

Description

200300256

一、【發明所屬之技術領域】本發明係關於一種非揮發性記憶裝置，磁性隨機存取記憶（MRAM)裝置，盆上之次粗> 了關於一種照一參考單元而進行。、 <貝枓項出操作係參二、【先前技在某些例性隨機存取記單元中之資料而言，在MRAM 考單元讀出的的資料。更且位元線時顯現至位元線時顯於記憶單元中

術J 如mram(磁器）之記憶進行。舉> 流量與從. 記憶單元連接至參：憶單元連；以驗明儲；子中，儲存於半導體記憶裝置例憶器）與FRAM(鐵電隨機存取記憶的讀出操作係參照一參考單元^ 之例=中，從記憶單元讀出的電電流量相互比較，以驗明儲存於，在FRAM之例子中，當參考單元於參考位元線上的電壓以及當記現於位元線上的電壓相互比較，的資料。圖11顯示相關技藝之MRAM之記憶單元陣列101。記 =广陣列101包括字元線？1至1 (m :自然數，m>n與位二 β J至1(11 :自然數，η>1)。在字元線Wl至^與位元線Βι至 wli交又之各個位置上配置有記憶單元。酉己置於字元線 1 ” 1凡線I相互交又處的記憶單元標記為記憶單元。 1 π、圖^2,、顯示記憶單元Cij之構造。記憶單元Cij包括固定層 s 一'貝料儲存層112、與穿隧絕緣膜113。固定層111連接鱼Ϊ、疋線Wi且資料儲存層112連接至位元線。固定層1 1 1 /、資料儲存層112皆由鐵磁性材料所組成且分別具有自發

200300256 五、發明說明（2) ____ 磁化。穿隧絕緣膜113配置於固定層欠間，且膜厚度係形成為允許穿隧電流在固、^料儲存層11 2 儲存層11 2間流動。穿隧絕緣膜11 3之疋層111與資料 nm。膜厚度典型上為1.5 如圖1 3所示，記憶單元按照固定居層112之自發磁化之方向而儲存資料"〇|,』一11,與資料儲存中。固定層111之自發磁化之方向係固^或資料^1”於其 112之自發磁化之方向可自由地反 ^的。貧料儲存層一，亦即相同於固定層11丨之自發磁化％ —方向中之自發磁化之方向。當固定層ιη與資料儲=與相反於其化之方向相互重合時，固定層丨丨！與資=^ 12之自發磁磁化係標記為「平行」而當固uUl之自發自t磁化之方向彼此祖反時’固定層盘m ；：^ J ^ ^ ^ ^. ^ #, 〇, % 恶係指示固定層ιη與資料儲存層112之方向相互平行，且罝右「β单耔处&〆 ^七磁化之相反，曰斜·八有反千仃」狀恶係指示其方向疲此化^對應於指示固定層ιη與資料儲存層112之自發磁於資t η,相广平行之「平行」狀態的電性狀態係用以對應相反=「與資料I’1"中之一個，且對應於指示其方向彼此 < 反平行」狀態的電性狀態係用以對應於資料” 〇 ” 興黃粗，，1，，士、層j丨寸1一中之另一個。下文中，將假設對應於指示固定 ^ 1與資料儲存層11 2之自發磁化之方向相互平行之「平 $ ^狀態的電性狀態係對應於資料π Γ，且對應於指示其 ’°彼此相反之「反平行」狀態的電性狀態係對應於資料

第8頁 200300256 五、發明說明（3) "0" 〇儲存於記憶單元b中的資料係利用阻抗值因穿隧磁性阻抗效應（ '、，、邑緣膜⑴之穿随絕緣膜U3之阻抗係按二改層m與資料儲存層112之自發㈣之亦即^不固定行」：態與指示其方向彼此相反的「反平：互：：的平 1，牙隧絕緣膜113於固定層111與資料儲存自發 : = ; 狀態時的第-阻抗比=定= 〆、貝枓儲存層11 2之自發磁化位於「平并阻抗更大了 1。%至4。1因此，儲存於」元Ρ的第广係利用穿隨絕緣膜113之阻抗差異加以^月早兀^中的-貝料儲存於記憶單元Cij中的資料係基於字元間流動的電流而讀出。當儲存於記憶單元c厂的：被讀出時，特定電位差施加於字元線Wi與位元被線Wi與位元線Bj間藉由施加特定電位差於1 '、、二卞凡流量係按照穿隧絕緣膜113之阻抗而變化了 ^ =邑膜113之阻抗按照對應於固定層lu與資料儲无存、發磁化之方向的狀態而變化，儲存曰 _ρ # ^ ^ 省仔於6己^早元Ci 中的資料可基於字元線與位元線$間流動的電流加以驗明。在此例子中，儲存於記憶單元Cij中#資料可表昭且有 mu於㈣單兀的構造之參考單元加以驗明。如 :寫=元陣劃1具有參考單元RW，其中每-個包括寫入其中之預疋的育料。參考單元R1至心皆連接至表考位凡線Br。參考單元&錢分別連接至字元線％至1。儲存

200300256 五、發明說明（4) 於連接至字元線Wi的記憶單元cu至cin的資料係參照參考單兀Ri而Ί買出。參考單元&至心係設計成使得流經參考單元&至心的電流I (Re f )滿足下列方程式。

Kl) > I(Ref) > 1(〇) …⑴ U 〇 ) ··流經儲存資料” ”的記憶單元之電流 U 1 ):流經儲存資料，，i ”的記憶單元之電流 ^二儲存於記憶單元Cij中的資料係藉由相互比較流經記憶單兀心的電流與流經參考單元心的電流加以驗明。當驗明圮憶單凡心時，特定電位差施加於字元線％與參考位元線 Br間，使電流通過參考單元&。、更且，特定電壓施加於字元線I與位元線Bj間，使電版通過圮憶單元Cij。更且，特定電位差施加於字元線％與位元線Bj間，使電流通過記憶單元Cij。流經記憶單元c//的，，量與流經參考單元心的電流量相互比較，且當流經j記憶士元(Vj的電流量大於流經參考單元&的電流時，儲存於，=單元Cu的資料驗明為” Γ ，且當流經記憶單元、的電 =f =於流經參考單元心的電流時，儲存於記憶單元c 的貪料驗明為，，〇”。 1J τ 變動t m碑構的半導體記憶裝置’ ’電性性能展現出料夕浐你二早兀對用以穩定地驗明儲存於記憶單元中的資二卜響。當記憶單元之電性性能展現較大紗 —σ以驗明儲存於記憶單元中的資料之分別流，、二5己诫早疋與參考單元間之電流的差異量變小。為了說明

第10頁 200300256 五、發明說明（5) — 由此種f異量之減少所造成的問題，設計者必須設計關聯於ί考單凡之電路以高精確驗明資料，或者設計關聯於參考單元之電路在進行讀出操作時犧牲存取速度。三 L發明内容本發明之憶單元之電性單元中的資料本發明之制記憶單元之記憶單元中的如本發明元；一第一記近第一記憶單於參考單元之一電性狀態而更且，資料讀一第二電性狀料。在磁性記料係藉由參照單元而驗明，驗明資料穩定當兩記憶單元目的在於提供一種磁性記憶裝置，可抑制A 性能的變動之影響且穩定地驗明儲存於記憶另一目電性性資料，所申請憶單元元；以一參考驗明儲出電路態而驗的在於提供能的變動之並且佔據小一種磁性記憶裝定地驗影響且穩的面積。記憶裝置包括一 :一第二記憶單元，比參考及一資料讀出電路。資料讀單元電性狀態與第一記憶單存於第一記基於第一電的一種磁性憶單元中的第一性狀態與第二記明儲;存於第二記憶單元中的置，可抑明儲存於參考單單元更靠出電路基元之一第資料。憶單元之$二資置+，儲存於匕 > 考單元更靠近藉以抑制記憶單元性影響之程度。間之距離變短時，丨丨_» 第二記憶單元中的第二資第二記憶早元之弟一記情之電性性能中之變動對於般關於兩記憶早元而言，記憶單元之電性性能因在

晒

第11頁 200300256 五、發明說明（6) '~— 製造半導體記憶裝置中之製程變動而造成變動變小。據此，在多數例子中，第二記憶單元與第一記憶單元之電性性能彼此不同之程度小於第二記憶單元與參考單元之電性性能彼此不同之程度。在磁性記憶裝置中，儲存於第二記憶單元中的第二資料係藉由參照第一記憶單元而驗明，因為一般相信在多數例子中，第一記憶單元與第二記憶單元之電性性能彼此不同之程度小於參考單元與第二記^單元之電性性能彼此不同之程度。據此，此操作使驗明儲存於關聯的記憶單元中的資料之穩定性增強。資料肩出電路較佳係包括一第一比較器，用以基於參考單元電性狀態與第一電性狀態而輸出第一比較結果信，，指示，存於參考單元中的參考單元儲存資料與儲存於第:記憶單元中的第一資料是相互符合或彼此不同；一第一資=再生電路，用以棊於參考單元儲存資料與第一比較結果信號而再生第一資料；一第二比較器，用以基於第一電，狀態與第二電性狀態而輸出一第二比較結果信號，指示苐資料與苐二資料是相互符合或彼此不同；以及一第一資料再生電路，用以基於第一資料與第二比較結果信號而再生第二資料。前述半導體記憶裝置變得較佳：當半導體記憶裝置建，.成使得參考單元、第一記憶單元、與第二記憶單元中之每一個包括一穿隧磁性阻抗效應元件，該穿隧磁性阻抗效應元件包含··一第一鐵磁薄膜層；一第二鐵磁薄膜層；以及一牙隧絕緣膜，插入於第一鐵磁薄膜層與第二鐵磁薄膜

200300256 五、發明說明（7) 層間。由穿隨磁性阻抗效應元件所組成的參考單元與記憶單元係用於展現因在製造半導體記憶裝置中之製程變動所造成的變動。如前所述建構的半導體憒梦置於應用至包含由穿隨磁性阻抗效應元件所、與記憶單元之半導體記憶裝置時充分展現其效用。此外，前述半導體記憶裝置變得較佳··當半導體記憶裝置建構成使得參考單元、第一記憶單元、與第二記憶單 =中之每一個包括具有浮置閘極之M0S電晶體時。由具有浮置閘極之M0S電晶體所組成的參考單元與記憶單元係用於展現因在製造半導體記憶裝置中之製程變動所造成的變動。如前所述建構的半導體記憶裝置於應用至包含由具有净置閘極之M0S電晶體所組成的參考單元、第一記憶單 ::與弟二記憶單元的半導體記憶裝置時充分展現其效 J佳地蜜前述半導體記憶襄置更包含一信號線，其中憶單元、肖第二記憶單元中之每-個係由β亥Icr 5虎線所賦能。前述半導體記憶裝置得包含_ 十

記憶單元，比參考單元更靠近第三憶單四中，較佳地，資料讀出電路其 "早兀。在此例W 記憶單元之第三電性狀態而ς明儲2 j電性=f與第三第三資料，更且基於第三電性狀離=^.弟^記憶單兀中的電性狀態而驗明儲存於第四二:苐四記憶單元之第四前所述建構的半導體記憶裳置^早的第四資料。在如 1 τ ’儲存於第一記憶單元中

第13頁 200300256 五、發明說明（8) ^ 的第一資料與儲存於第三記憶照-參考單元而驗明，意味著當讀出心；：參憶單元上時’複數個記憶單元共同=數：單元的半導複數個記憶單元所共用，具有此參考早兀的+導體C憶裝置可降低其面積。亏在：例子中’半導體記憶裝一第二信號線、盥一第=严哚娩甘^ 3弟心唬線、係由第-信號線；賦=地’參考單元由第二信號線所賦能，並:第；與記憶單元係係由第三信號線所賦能。—D ^早几與苐四記憶單元 :么明所申請之半導體記憶裝置 Ϊ右數個記憶單元配置成-矩陣；-：ϊΐ早具有複數個參考單元配 > 考早兀仃，資料讀出電路俜用u其π 仃，以及—賢料讀出電路。近第-記憶單ΐΠί;包括：；數個參考單元中之最靠憶單元之第—電性；態：J性狀態與第一記元中4位：記憶單…第;”個r單一貝料，更且基於第一電性盥记憶早兀中的第性狀態而驗明儲存於包括於複i個^!憶單元之第二電一記憶單元之第二記憶單元中的第元中且相鄰於第記憶裝置中，.藉由參照名-記憶單元進，I在前述半導體與第二記憶單元之電性性能彼此不同之小：參考單元 J <私度。據此，增強

s為一般相信在多數例子二 /、弟一圯憶單元之電性性能彼此不一圯憶早元第14頁 200300256 五、發明說明（9) ^ ' :- 穩定地驗明儲存於第— p留；士情單元鱼夂老^ 〜έ己憶早兀中的資料。再者，第一記匕早考早兀間之距離最小化，择強驗明儲存#筮記憶單元中的資料之穩定性。 &強驗明儲存於弟- ”ΐίϊ由最ΐΐ的參考單元、第-記憶單元、與第二口己『思早兀白由一指號線所賦能。列，具ϋ d; 5半導體記憶裝置包含-記憶單元陣 %丄;：1:=:;;陣、-參考單元、與存於包括於複數個記恤單=二且電性狀態而驗明儲圍的弟…己^早疋中的第一資料：：與第二記憶單元之第二電性狀性狀悲個記憶單元中且相鄰於第一記 =^存於包括於複數第f =狀態而驗明錯存於包括於=第=憶單元之於記憶早兀陣列之最外圍的纪记丨思單兀中且位第三記憶單元不同於第f ：： 1 u早元中的第三資料，態與第四記憶單元之第四電===品更且基於第三電性狀數個記憶單元中且相鄰 —2心、驗明儲存於包括於複的第四資料。、一 δ己憶單元的第四記億單元中如本發明所申請之含：基於參考單元之表·" C憶裳置之資料讀出.方法包第，狀態而驗明儲存與第- _ 以及基於第-電性狀態與第二記；的第-資料’· 匕=早70之第二電性狀態而 200300256 五、發明說明（10) 驗明儲存於比參者留- i 憶單元中的m早…近第-記憶單元的第性狀性驟包括：基於參考單元電 ^电丨王狀您而產生第一卜龄&士蓉存單元中的參考單元儲存資料與；“第n: =第-資料是相互符合或彼…：以丄兀儲存#料與第-比較結果信號而再生第— ，二: 步驟包括：基於第一電性狀離i _ 、並且4 車乂、，、口果化唬，扣不儲存於第一記憶單元次: 儲存於第二記憶單元中的第一資、第貝枓與 2 :以及基於弟—貝料與第二比較結果信號而再生第二資如本發明所申請之半導體記憶裝置之 =:種：導體記憶裝i，包含複數條列： = = 方向，複數條行線，延伸於不同於第— 、個記憶單&，設於複數條列線與複數條行數其中每一個係由二鐵磁薄膜層夾住一絕緣j .二士條列線;以及複數個參考元:線且交叉於複數線相互乂叉處。如别所述建構的半導體記憶钱出方法包含：隨意選擇複數條列線中之一互7二在該被選擇的列線上之表考元件盘在兮、父笛一 ~ #抑-/ ^亏70仵興在該破選擇的列線上之凡"目互比較在該被選擇的列、線上之第一記怜早7L與在该被選擇的列線上之第二記憶單元。一

第16頁 200300256 五、發明說明（11) 如本發明所申請之半導體記憶裝置之資料讀出方法應用至一種半導體記憶裝置，包含：至少一列線；第一與第二行線，分別交叉於至少一列線；第一與第二非揮發性記憶單元，設於至少一列線和第一與第二行線相互交叉處；至少一參考行線，交叉於至少一列線；以及至少一參考單元，設於至少一參考行線上。此方法包含：選擇第一記憶單元與參考單元；藉由相互比較基於寫入第一記憶單元的資料而流經第一行線之電流與基於儲存於參考單元中的資料而流經至少一參考行線之電流，驗明寫入第一記憶單元的資料；選擇第一記憶單元與第二記憶單元；相互比較基於寫入第二記憶單元的資料而流經第二行線之電流與基於寫入第一記憶單元的資料而流經第一列線之電流；以及基於比較藉由比較用以驗明寫入第二記憶單元的資料之該兩電流所獲的結果與用以驗明寫入第一記憶單元的資料所獲的的結果而驗明寫入第二記憶單元的資料。尤其，半導體記憶裝置之資料讀出方法較佳係用以進行讀出操作於具有第一與第二記憶單元和包括二鐵磁薄膜層夾住一絕緣膜的參考單元之半導體記憶裝置。更且，為了更確切地驗明儲存於記憶單元中的資料，較佳地，參考單元相鄰於第一記憶單元且第一記憶單元相鄰於第二記憶單元。

第17頁 200300256 五、發明說明（12) 特徵、與優點更明顯。 (第一實施例） - 虞；二所亍建：二半導體記憶裝置之第-實_ 示，字元線WjW :位Ί包括記憶單元陣列1 °如圖2所内。在字iL蠄W m ”位兀線Bl至匕延伸於記憶單元陣列1

相互交叉處。早W糸設於字元料與位元線I 中參照圖12所說；構造相同於在習知技藝之說明 w者，茲省略其詳細說明。單元…連接至參：;立；於其中。參考位元線B!且延伸於4己产。D _、Γ以#考位元線Br係相鄰於參考單元!^早疋陣列1内。參考單元心至、中之罝-P D 1 予几線Wi與參考位元線ΒΓ相互交又产 Α 早4至V皆預先具有特定資料"1 2又二^。參，於記憶單元cu至Cmn中的資料時參昭：於驗明儲存如圖1所示，字元線解碼用，能字元線Wlq。—列位址χ供給至= ，列位址X之一字’;2線賦…線…之對應於所給定：更且，位元線解碼器3、位魂 ^連f至：憶單元陣列丨。-二 =至位與:：放大叮1址γ的位7L線連接至感測放大器 1 ΙΒη 感測放大器5相互比較流經參考位元線至

%綠J 200300256 五、發明說明（13)

Bn中相鄰二位元線的電流，以輪出η個比較結果位元Q!至卩 n ’指示藉由比較所獲得的結果。當字元線％至^中之字元線％被賦能時，電流流經參考單元&至參考位元線κ且電流流經記憶單元Cu至Cin到對應的位元線匕至匕。感測放大器5 相互比較分別流經麥考位元線I與位元線I之電流，以輪出比較結果位元^，指示藉由比較所獲得的結果。繼而，感測放大器5相互比較分別流經參考位元線&與位元線&之電流，以輸出比較結果位元％，指示藉由比較所獲得的結果。類似地，感測放大器5相互比較分別流經參考位元線B (k-u(k代表不小於2且不大之整數）與位元線匕之電流，以輸出比較結果位兀Qk，指示藉由比較所獲得的結果。一比較結果位元义至％係一對一地對應至儲存於記憶單 :U ^ C:n :連接至賦能的字元線％之記憶單元c“至^的資身:第7合儲存於記憶單元Cil至t中的資料本 1較、=cT 碼器7、與第二暫存器8係用以基於料。兀1至Qn而再生儲存於記憶單元C„至Cmn中的資第一暫存器6從感測放大器5接收士 ^ ^ ^ ^ ^ 並儲存之:第-暫存器6連接至解碼器7 1 至Q解:儲存於第一暫存器6中的比較結果位元Ql η 再生儲存於記憶單元Cu至C.中的眘s η α认出資，至1)„到第二暫存器卜1 1η中的貝叫至Dn且輸第二暫存器8從解碼器7接收眘& 二暫存器8輸出儲存接:貝，錢並儲存之。第存於^早A至k中的資料A執到外

i^m 第19頁 200300256

圖3顯示感測放大器5、第一暫存器6、解碼器7、與一暫存器8之詳細圖。感測放大器5包括I — v轉換哭1 〇轉換器lljlln、卜V轉換器12d12n、卜V轉換'器^^ 器14、與互斥N0R(EX-N0R)電路15ι至仏。卜v轉換器1〇衡 I-V轉換器Ul至lln、卜V轉換器12丨至12n、與I-v轉^/ 皆具有相同的電路組態且被設計成展現實質上相同的™輸入 I-V轉換器10之輸入與丨-v轉換器Ui之輸入連位π線Br。通過參考單元Rl錢到參考位元線等v地傳送至1_V轉換器10與Nv轉換器η二一：換:之電沒轉於換器111皆於流經參考位元線Br至對應的轉 % r處定參考電流時輸出"丨"且於流經參考位兀線Br至對應的轉換器之電流小於 "〇"。記憶單元陣成使出 ^經參考位元線匕至Ι-ν轉換器「換 :於參考電流。因而，Η轉換器(。鱼二二二：電，出ff 1" 。 Α ν轉換态11總是輪 i—V轉換器1 L ^ 9 $】9 + 12山·代表不蝴且上大、轉換器1 ‘ 元線Bj。流經記、情單至η之_正數）之輸入連接至位送至1 - v轉換器11:+1)與夂。;j_ ν轉::線广;之電流均等地傳位元線Β〗至對應的轉換器之電流大於：皆於流經〇" ^ ^ ^ ^ ^ ^ ^ ^ ^ ' 为W之笔·流小於特定參考

200300256 五、發明說明（15) 電流時輸出"1 "。你-轉換器12n之輪入與丨―V轉換器13之輸入連接至失者位兀線Bn。流締^1掩xm — 丧主多考傳送至i _V轉二一 9 =至^到位元線Bn之電流均等地一治Ό 轉換斋12η與13。bV轉換器12η與13皆於产鍊办 :於；應的轉換器之電流大於特定參考電流時：、出” 〇" 流時：:冬兀線匕至對應的轉換器之電流小於特定參考電 14 #Λ二曰轉pi換器之輸出連接至緩衝器14之輪入。緩衝器作‘夂考二於(fI_V轉換器1〇所接收的值至第-暫存器6， ”1;、、，多故失去二咖。如前所述’既然1-v轉換器10總是輸出故參考位元QREF總是，，1，，。之輸1出¥拿轉技換^11至〜與121至^中之^轉換器以奶^^ φ二至以咄⑽電路15j之輸入。在EX-N0R電路15』· :V轉換器Uj之輸出與1一v轉換器12j之輸出經由互斥 N〇R運异而輸出，作為比較結果位元Qj。] 吓一綠^ V轉換态1 3係用以平衡位元線Bn之電性性能與其他位 1至1-1)之電性性能，且I-V轉換器13之輸出並未連接至任何地方。士，卜ΐ字兀線Wi被賦能時，如前所述建構的感測放大器5於 ” 7,/"單^元Cu至Cml中之記憶單元Cil輪出至位元線βι的資料為 ’付合儲存於參考單元心中的資料時，輸出π r作為比 f結果位元％，並且於輸出至位元線&的資料為”〇”，不符口儲存於參考單元Ri中的資料時，輪出”作為比較結果位元I。 200300256

此外’假設j代表不小於2且不大於η之整數，感測玫大器\於從記憶單元Cui-u輸出至位元線Β(η)的資料符合從記憶單元Cu輸出至位元線\的資料時輸出” i，，作為比較結果位元Qj ’且於輸出至位元線B(卜〇的資料不符合輸出至位元線\的資料時輸出” 〇"作為比較結果位元％。第一暫存器6從感測放大器5接收參考位元QREF與比較結果位元Qi至Qn並儲存之。用以基於參考位元qref與比較結果位元Qi至1而再生儲存於記憶單元Cu至(^的資料Di SDn之解碼器7包括資料再生裔1 至1 6n。資料再生器1 6!包括緩衝器1 、反相器1 8!， 1 9ι、以及輸出節點2 0!。同樣地，假設i代表不小於2且不大於η之整數，資料再生器1 6i包括緩衝器1 7i、反相器丨&， A、以及輸出節點2〇i。資料再生器1 6!基於參考位元QREF與比較結果位元I而再生儲存於記憶單元Cn中的資料Di。詳細言之，參考位元qref輸入至資料再生器16i中的緩衝器1 之輸入端子，且比較結果位元α輸入至緩衝器1 7l之賦能端子。緩衝器1 於比較結果位元I為” Γ時被賦能且輪出相同於參考位元QREF之值，亦即” 1 ”。當缓衝器1 7!未被賦能時，緩衝器1 7!之輸出變成高阻抗狀態。參考位元QREF輸入至反相器1 81之輸入端子且經由反相器11使比較結果位元I之反相值輸入反相器1 之賦能端子。反相器1 8!於比較結果位元仏為，，0’’時被賦能且輸出參考位元QREF之反相值，亦即，’ 〇 ”。當反相器1 8!未被賦能時，

第22頁 200300256 五、發明說明（17) 反相器1 之輸出變成高阻抗狀態。緩衝器17i與反相器I8i之輸出連接至輪出節點20!。輪出節點2〇i連接至第二暫存器8。輸出節點201輪出由資料再生器1 所再生的資料Di且儲存於記憶單元Cu中。回應於比較結果位元Q!，如前所述建構的資料再生器 1 6!於儲存於記憶單元Cu中的資料與參考位元qref相互符合時，亦即比較結果位元A為"1”時，輸出相同於參考位元q REF之值（亦即π 1π )。更且，資料再生器1 6丨於儲存於記憶單元Cu中的資料與參考位元qref彼此不同時，亦即比較結果位元Q〗為” 0”時，輸出不同於參考位元qref之值（亦即"^ )。如前所述，既然比較結果位元Qi於儲存於記憶單元c中的資料與參考位元qref相互符合時變成”丨"，且於前述^者彼此不同時變成” 〇”，故儲存於記憶單元Cii中料再生器1 之此種操作而再生。 1精由貝資料再生器1 62基於由資料再生器丨6 次比較結果位元％而再生儲存於記憶單元^中的資料貝？二與樣地，假設j代表不小於2且不大之、次把2。同 ^基於由資料再生器16(j_n與比較結果再生器料而再生儲存於記憶單元Cij中的資。所再生的資詳細言之，由資料再生器丨6(j i 爯j。一至資料再生器16j中的緩衝器1 7j之輪入山生的貪料D(卜η輸入位元％輸入至緩衝器1 7j之賦能端子'入端子且比較結果位元Qj為1π時被賦能且輸出相同於由次二1 L於比較結果再生的資料D(j_n之值。當緩衝器J 7 T料再生态1 6(卜1}所 J破職能時，緩衝器

第23頁

200300256 五、發明說明（18) 之輸出變成高阻抗狀態。’ ^資料再生器160·_υ所再生的資料])(ji)輪入至反相器輸人端子’且經由反相器19〗使比較結果位叫之反相值輸二至反相器18j之賦能端子。反相器^於比較結果位為〇"時被賦能且輪出資料D(ji)之反相值。當反相哭 18」未被賦。能時，反相器18j之輪出變成高阻抗狀態。的緩衝器17】與反相器18j之輪出連接至輪出節點2〇】。輸 = 連接至第二緩衝器8。輸出節點％輸出由資生益16j所再生且儲存於記憶單元、的資料Dj。 1 β π回應於比較結果位元Qj，如前所述建構的資料再生哭中的=广己，單元C“H)中的資料與儲存於記憶單元C: η貝料相互付合時，亦即比較結果位元^為"〗"時，輸目同=儲存於記憶單元心〗^中的資料之值（亦即,，1")。更存於ΪίΪ生儲存於記憶單元^)中的資料與儲 Q為,,ίν,ί tij育料彼此不同時，亦即比較結果位元值% ’輸出儲存於記憶單元Ci(ji)中的資料之反相 ^如IT所㉖’ I然資料再生器16ι係操 i成，,t 付變成"Γ,且於前述兩者彼此不同時 1 d I種ΛΓΓ予Γ書己憶單元°^中的資料Dj藉由資料再生器的資料生。分別由資料再生器161至16,再生、钭h至〇11經由弟二暫存器8輸出至外界。出操:而，將說明本實施例之半導體記憶裝置如何進行讀第24頁 200300256 五、發明說明（19) 由客包ϊΪ字元線Wl至Wm中且由列位址x所指定的字元⑽ 己器2賦能。讀出操作進行於連接至字元線ί的吕己憶早7LCU至匕上。冰'的 1 in 首先，參照連接至字元線 ”參考單元Ri的記憶單元C"上。…出知作至記ί Ϊ -%之’連接至參考單元Ri的參考位元線與連接 „己早兀k的位元線β丨由位元線解碼器3 4賦能，然後一特定電位差施加於字元料與參考以及字元線Wi與位元線h間。藉由施加電位差，對應r 於儲存於參考單元Ri中的資料（亦即資料„丨"）之參考電产^ 卿t之參考單元Ri至參考位元線Br，更且，對應於儲存ς =憶早元Cii中的資料之資料電流μ流經記憶單元Q至位元線h。儲存於爹考單元&中的資料由包括於感測放大器5中的匕轉換器1 〇與缓衝器j 4基於參考電流Iref而驗明，然後，，"不”已驗明的資料之參考位元I輸出。如前所述，既然資料1 ’儲存於參考單元心中，故"丨"輸出作為參考位元。次儲存於參考單元心中的資料與儲存於記憶單元cu中的 >料疋相互符合或彼此不同係由感測放大器5之I _ V轉換器 1 1 2l、與^ —N〇R閘1 5!基於參考電流IREF與資料電流Ιη所確定。當儲存於參考單元&中的資料與儲存於記憶單元Cii 中的資料相互符合時，比較結果位元仏設定成”丨”。當儲存於參考單元Ri中的資料與儲存於記憶單元Cn中的資料並未相互符合時，比較結果位元^設定成” 〇，，。如同在圖3所示

第25頁 200300256 五、發明說明（20) 之例子中所指出，當一時，儲存於記憶單元c"中的資二：以二資料為中的資料，因而，比較結果位叫設定於參考單元Ri 元Q!輸出至第一暫存器6。〇。比較結果七更且，儲存於記憶單元中的資基於參考位元qref與比較結果位而生由=料再生器16ι 二暫存器8。冉生’然後輪出至第再者’參知g己憶單元C ，讀出極七單元Cn的記憶單元Ci2上。1 、 ”乍進行於相鄰於記憶

情單詳r細：之，連接至記憶單元C"的位元料盘連接至卞 :早兀h的位元線4由位元線解碼器3 線選接H ；,"ί：： ^ ^ ^ ^ I ^4：於Si f位：線β2間。藉由施加電位差，對應於館存元後Β : 資料之資料電流L流經記憶單元Cn至位，更且，對應於儲存於記憶單元c 電流Ii2流經記憶單元ci2至位元線b2。貝针之貝抖次+2L ΐ存於記憶單元Cil中的資料與儲存於記憶單元ci2中的貢厂疋相互符合或彼此不同係由感測放大器5之I —V轉換器 112 ' 122、與EX-N0R閘152基於資料電流Iu與資料電流所確定。當儲存於記憶單元Cu中的資料與儲存於記憶單元 Ci2中的肓料相互符合時，比較結果位元I設定成"丨,，。當儲存於Z丨思單元cu中的資料與儲存於記憶單元q中的資料並未相互符合時，比較結果位元％設定成” 〇”。如同圖3所示之例子中所指出，當儲存於記憶單元Cn中的資料為"〇，，且

第26頁 200300256 五、發明說明（21) 儲存於記憶單元C由二欠中的資料不同於儲户认，料為1 ”時，儲存於記憶單元Ci2 結果位元q2設定成，,;圮憶單元。中的資料，因而，比較 6。〇。比較結果位元％輸出至第一暫存器更且，儲存於記情 — 中之t%1 i2中的資料％由包括於解碼器7 貝针丹生益162基於儲存於記情單元Γ中日由資枓A；i 器A所再生的資料D * …己“早中且由貝枓再生至第二暫存器8。較…果位兀4而再生，然後輸出繼而，重複前述摔作操作於記憶單元Cij上：且=憶早元C“-而進行讀出糾至1依序讀ώ，狹後儲H存於記^單元C"至Q中的資 ^ ^ , ^ ΙίΤΛ…、後儲存於弟二暫存器8。儲存於第二暫存态8中的貝料至1^輪出至外界。在本貝施例中，參照流經參考單元R ^ ^ ^ ^ ^ ^ ^ ^ ^ ^

進行讀出操作於包括於記情輩开陆⑴士\ 7 L REF ，區^最外圍的記憶單元此外，參照流經相4鄰的忑憶早兀Cu之貝料電流Ifi而進行讀出操作於記憶單元c 上。繼而，參照流經相鄰的記憶單元Ci(⑷之資料電流二而進行相同操作於記憶單元c.,上。 1(J~1}

1 J 如前所述操作的本實施例之半導體記憶裝置可抑制記憶單元之電性性能中的變動之影響且改良用以驗明儲存於圯憶單元中的資料之操作穩定性。在製造記憶單元夂製程中，記憶單元無可避免地會具有電性性能之變動。然而·，雖然當察看整個七憶單元陣列時，觀察到記憶單元之電性性能中的某些變動’但一般而言，當察看整個記憶單元陣

Η

第27頁 200300256 五、發明說明（22) 列之一有限部份時，記小。亦即，相互靠近的兩記：J電性性能中的變動係相對同。當專注於相互靠近的一^ ^之f性性能實質上相此等記憶單元間之距離短且記::U 一記憶單元時，係相對小。因而，既然進行於。，之電性性能中的變動參照相鄰於記憶單元cn的參考L思'早兀Cil上的讀出操作係 ci2上的讀出操作係參照相鄰於=丄J進行於記憶單元更靠近記憶單元ci2的記憶單元。◎ : 2二2 士比參考單元Ri 與在讀出操作參照的記憶單元，或來匕= 短，藉以允許半導體記憶裂置在抑制記情單離較中的變動之影響下進行讀出操作。制己匕早几之電性性能妙炎Ϊ庄思本貫施例之半導體記憶裝置，如圖3所r、，跄 w多位元線Br連接至兩1〜v轉換器1〇 ,11】且位元* =兩Η轉換器12j，1Wj代表不小於1且不大=線連接正數’但另外地’參考位元線Br與位元線&至B皆；：至-對應的卜V轉換器。在此例子中，參考位元線白^連接一I-V轉換器10且位元線^至匕分別連接至丨―v轉換器1至 12n。I-V轉換器10於流經參考位元線&至對應的轉換哭 =電流大於一特定參考電流時輸出”丨”至緩衝器丨4，且於為流經參考位元線Br至對應的Γ — ν轉換器之電流小於特定參電流時輸出”〇，，至緩衝器14。同樣地，卜v轉換器1Λ至^ 皆於流經位元線Βι至匕至對應的丨-V轉換器之電流大於_ °特定參考電流時輸出” 1 ”至對應的^〇1?電路i 5ι至i 5n，且於流經位元線&至匕至對應的卜v轉換器之電流小於特定參考

200300256 五、發明說明（23) "—" ----- 電/;,L叫"輸f 0至對應的EX-N0R電路1 5!至1 5n。甚至在此例子中’本實施例之半導體記憶裝置進行相同於圖3所示之實施例中所說明的操作。 n if /如圖5所示，本發明將採用的感測放大器5可修改成包括I - V轉換哭1 n， 1 1， s 1 1 , 。，偷哭 U， 1 至 11 η，12、至 12 η，13,、綾衝為1 4 、以及比較器i 5，丨至][5，η。 1 V 轉換斋 1 0 ’ 11 ’ 1 至11 ’ η，1 2，！至 1 2，，與 1 3，皆輸出對應於流經其中的雷冶旦夕+广1 η 拖哭in,盘η， ^ 篁電壓。詳細言之，1一V轉出對應於流經其中的電流量之一電壓。 ( η ί之’i數1 ^ k ’ 11 ’（_ ( k代表不小於1且不大於壓且拖對應於流經位元線電流量之-電電流量之-電H’n，13’皆輸出對應於流經位元線匕的冤，瓜里之電壓。hv轉換器10，，u, $11，，19，/ 12, n，與13,皆輸出正比流盆 1 11 n 12 1至壓。於μ、，二其中的電流量而變高之一電緩衝Is 1 4，連接至I — ν轉換哭1 〇，輸出的電壓大於-特定參Γ㈡輪且二從卜？換器1〇, 輸出的電壓低於特定參考電壓時輪出1二土於從其中出的值儲存於第—暫存器6中作為來考位^緩衝器14,輸比較器^、至^乂中之比較哭/ ，7^^。器1UI-V轉換器12、輸出的電壓而\於:別從I-V轉換單元Ri中的資料與儲存於記憶單元C =預先儲存於參考或彼此不同。當比較器15'確定預育料是相互符合的資料與儲存於記憶單元cu中的資料相：於广考單元Ri中目互付合時，比較器

200300256 五、發明說明（24) " ' ---一使比較結果位元仏變成"丨"且輸出至第一暫存器6，而當，比較器15\確定前述兩資料並未相互符合時，比較器 1 5 !使比較結果位元仏變成” 〇 „且輸出至第一暫存器6。、同樣地，比較器^^至^、中之比較器15，j(j•代表不小 =2且不大於η之整數）基於分別從I-V轉換器丨丨、與丨―v轉換器12、輪出的電壓而確定儲存於記憶單元^(卜η中的資料與，，於u己t思單元q j中的資料是相互符合或彼此不同。當比 ^ 5 ^確疋儲存於δ己丨思單元Ci(j-1；>中的資料與健存於記憶單广Cij中的資料相互符合時，比較器丨5, j使比較結果位元 Qj變成”1”且輪出至第一暫存器6，而當比較器15'確定前 i ^ ^ ^ ^ ^ ^ tb ^ ^ tb ^ ^ ^Qj 夂成0且輸出至第一暫存器6。甚至在感測放大器5如前所述建構之例子中，者例之半導體記憶裝置進行類似於圖3所示之 & 的操作。基於參考電流^與資料電流In，產生一比斤較兄結月，位兀A，指不儲存於參考單元&中的資料與儲存於記 ^兀中的資料是相互符合或彼此不同，然後基於儲存“於 Γ元：：參考資料、與比較結果位元Qi ’驗明儲存 =§己丨思早兀Cu中的資料Dii。同樣地，基於資料電流丨 : 貧料電H二產生一比較結果位元％，指示儲存於記(:隐"單、兀Cuj-n中的貝料與儲存於記憶單元&中的資料是相互或彼此不肖’然後基於儲存於記憶單元[(Η)中的資料〇口與比較結果位叫，驗明儲存於記憶單％中的資料D _ 更且，畲儲存於參考單元h錢中的資料固定時，1不。

第30頁 200300256 五、發明說明（25) m前述緩衝器14，14，於本實施例之半導體記憶裝 ="。^ 1儲存於參考單元心輯中時，參考位元Qref固定於1 ，且虽| 儲存於參考單元心至、中時，參考位元q

固定於π 0Π 。巧 REF 再者，如前所述，雖然資料”丨”預先儲存於本實施例之半導體記憶裝置之參考單元心至匕中，但允許隨意 ^料與資料”0”預先儲存於參考單元&至匕之組態亦得· 應用至本貫施例。在此例子中，如圖6所示，Εχ —n〇r電路 21添加至解碼器7。指示儲存於參考單元&至匕中的資料之 QREF與比較結果位元仏輸入至EX-N0R電路21。緩衝器17於 EX-N0R電路21之輸出為’’ 1”時被賦能且緩衝器π之輸1出於 EX-N0R電路21之輸出為”〇"時變成高阻抗狀態。反相器；於EX-N0R電路21之輸出為” 〇 ”時被賦能，且反相器= 輪出於EX-N0R電路21之輪出為” r時變成高阻抗狀^。1 此外，雖然本實施例之半導體記憶裝置採用如圖12 示之藉由利用TMR效應感測電流而讀出資料之記憶單元，但另外地，本發明之半導體記憶裝置亦得採用另一型式的藉由感測電流而進行讀出操作之記憶單元。舉例而言，本發明之半導體記憶裝置得採用使用於EEPR0M中的記憶單元’而非圖1 2所示之箣述s己憶單元。亦即，具有浮置閑枝形成於其中之M0S電晶體，且記憶單元上之讀出操作係¥進行為使得源極與汲極間流動的電流按照累積於浮置閘極中的電荷量而變動，且偵測其間所流動的電流量之差異。 (第二實施例） 200300256 五、發明說明（26) 圖7顯示依據本發明所建椹 — I咅护罟铱-廢 # y 1 » 的第二實施例之半導體記 U展置。弟二實施例之半導體列1，沾 PDAU n 守暇5己憶裝置係使用記憶單元陣歹J1的一FRAM。一FRAM記憶單々θ 士 ^ ^ ^ 辦。絡姑、够 —^ 凡具有一鐵電電谷與一電晶

，甘丄上 U、早7^陣列1使用記憶單元Cn至C 料"〇”或資枓"1,·夕々a抑層的自發磁化方向儲存資 /貝枓1己，fe早兀所組成，但第二實施例之記憶

早7"陣列1，使用由FRAM記憶單元所組成的記憶單元Cll至C 樣地’第二實施例之記憶單元陣列丨，使用參考記憶巧至，由具有相同於記憶單元Cn至Cmn之構造的參考 =兀所組成。在採用記憶單元之記憶單元陣列i，中，資料項出操作係基於在位元線Βι至K上且於記憶單元連接至位元，至Bn中之一對應者時所產生的電位而進行。此種記隐單元之組悲要求第二貫施例採用一感測放大器5，取代第一實施例所用的感測放大器5，用以偵測線上之位。 11 除了記憶單元陣列Γ與感測放大器5，以外，第二實施例之半‘體3己憶裝置具有相同於第一實施例之半導體記憶裝置之組悲’因而省略對應的部分與組件之詳細說明。圖 8顯不感測放大器5 ’之組態。感測放大器5，包括緩衝器 2 2、比較器2 3!至2 3n、與比較器2 4。緩衝器2 2之輸入連接至參考位元線Br。缓衝器22基於參考位元線K上之電位而輸出參考位元Qref。當參考位元線Br上之電位高於一特定參考電位時，緩衝器22使參考位元QREF變成"1 ”且輸出至第一暫存器6，且當參考位元線Br上之電位低於特定參考電位

第32頁 200300256 五、發明說明（27) 广。’緩衝器22使參考位元‘變成，，〇"且輪出至第一暫存器參考位元Br連接至比較器23ι之接至其第二輸入。當字元線％被賦能時/比較器考位元線Br之電位與位元線β之電 — 1 土、、多老罝；Κ>τ±7ΑΑ次电位而確疋預先儲存於表考早兀Ri中的負料與儲存於記憶單元C中的次祖Θ 4 " 合或彼此不同，然後輸出一比較纟=、貝=疋相互符

確定預先儲存於參考單元Ri中的資° :存於；口器2 A

中的資料相互符合時，比較哭23 儲上於5己早A 且輸出至第-暫存器6 1使比較結果位料變成"〇" 不大L樣之地整數至於位比較器％至％ ’假設j代表不小於2且 K:線Γ連接至4線=連接/比較器叫之第—輪人較器23j基於位元線^一/^。/字元辑被賦能時，比存於記憶單元C.(/ 元線K電位而確定儲是相万篇入成^ Π中的^枓儲存於記憶單元b中的資料比nW- 不同’然後輸出—比較結果位元％。當情單元C中的次立丨/ °己思早兀中的負料與儲存於記 /早Cij中的-貝料相互符合時，比較器23.使比較砝杲仿-Qj變成"Γ且輪出至第— I "°】使比权⑺果位兀的兩資料並未相互：人f存益6:且當比較器叫確定對應成，，〇"且輸出至第一暫〇存0y6比杈為23』使比較結果位元％變參考位叫⑺與比較結果位元&至％輸出至第-暫存器第33頁 200300256 五、發明說明（28) L，然後儲存於其中。如同第一實施例，連接至第一暫存器6的解碼器7基於參考位元qref與比較結果位元仏至％而再生儲，於記憶單元cn至cin中的資料Di至〜，且輸出至第二 =存态8。第一暫存态8儲存資料])丨至化於其中且輸出至外界。读繼而，將說明第二實施例之半導體記憶裝置如何進行一貝操作。在下列説明中，假設讀出操作進行於連接至字几線％至中之字元線Wi的記憶單元；呈q上。中，首ί\特疋貧料寫入參考單元心至&。在下列說明旦g ^1寫入參考單元Rl至Rm。對應於資料丨丨1 ”的電荷里累積於參考單元Ri至匕所含有的每一電容中。 V之^ ΐ t考位凡線匕與位元線βι至匕預充電至電源供應 vcc <冤壓位準的一半。單元r再ΐν + 70線Wi由字元線解碼器2賦能且開始進行記憶平7^"至、之資料讀出操作。記憶ΐ L參ΐ單"1R1進/于讀出操作於相鄰於參考單元r i之位元線B. ‘推」H几線Wi被賦能時，參考單元Ri與參考儲存於夂考w仃荷轉移且參考位元線民將處於一對應於此i 單中，線B1將處於一 _兀11 ”位兀線Bl間進行電荷轉移且位元準、。、、·'於儲存於記憶單元Cu中的資料之電壓位儲存於參者h 線匕之電位v 兀i中的資料由緩衝器2 2基於參考位元 REF而驗明，且苓考位元Qref按照緩衝器2 2所確 200300256 五、發明說明（29) 定的結果而設定。如前所述，既然資料，，1”儲存於參考單元Ri中，故參考位元QREF設定成π 1 ”。、义更且’感測放大器5之比較裔2 3〗基於參考位元線b之電位VREF與位元線Κ之電位V!而確疋健存於參考單元r '中的資料與儲存於記憶單元Cn中的資料是相互符合或彼此不、同。當儲存於參考單元Ri中的資料與儲存於記憶單元c中的資料相互符合時，比較結果位元仏設定成” i广。當儲^ 參考單元Ri中的資料與儲存於記憶單元Cu中的資料"並未%/ 互符合時，比較結果位元仏設定成"〇，，^比較結果位出至第一暫存器6。 Wl輪此外，儲存於記憶單元Cu中的資料仏由資料與比較結果位4而再生，然後輸出；第再者’參照記憶單元Cil進行讀出操作於 %cu的記憶單元Ci2上。冲7…己IS早如前當字元_被賦能時，電荷轉

Si% Ϊ元線B1間，且位元料將處於對應於健存於 n己匕早70cii中的資料之電壓位準Vi。、 _此外’在此例子中，電荷轉移進行於纪产留-Γ , =線匕間，且位元線β，處於對應、、二早/广的貧料之電壓位準t。予於记〖思早TGCi2中比較器2 32基於位元線B之電位v 而確定儲存於記憶單元Cil中的資料盘儲= 料之電位v2 的資料是相互符合或彼此不同。；儲單元ci2中田傾存於記憶單元cu中的 200300256 五、發明說明（30) 資料與儲存於記憶單元。中的資料相互符合時，比較姓果 ί t "Λ的資料並未相互符合時，比較結果位元％設匕較結果位元％輸出至第一暫存器6。更且’儲存於記憶單元Ciz中的資料D由包括於解中的資料再生器162基於由資料再生哭“ 2:二括於解，7 々揞留·- Γ . 街貝τ叶丹生态1 61所再生且儲存於 ^己U早兀C"中的資料Di與比較結果位元出至第二暫存器8。丹生…、後輸出操：二ΓΓ ’參照記憶單元C—進行讀 =保邗於忑fe早兀Cij上，且儲存於記憶單元c 料h至1)依序讀出，鈇後儲存 11 ιη 、、暫存哭沾次二η “存第暫存器8。儲存於第二皙存态8中θ的貧料Di至Dn輸出至外界。於記5 ΐ 參照參考單元Ri進行讀出操作於包括 ::匕：陣歹” 將儲存資料之區域操作於記憶單元q上。% 网的忑臨早兀Cu進仃殯出行相同操作於記心繼照相鄰的記憶單元C-”進半導體記憶裝置可抑制“單如：：述建構的本實施例之響且增強用以驗明次把D似70之電性性能中的變勘之影 (第三實二枓之操作穩定性。雖然弟'~實施例之车道鱗4 半導體記憶裝置具有二，，，至界，但第三實施例之記憶單元陣m。下' ㉝置於其中，對應至一卜文中，设有參考單元Ref的記憶單元陣 200300256 五、發明說明（31) 列1將稱為記憶單元陣列1π。除了前述記憶單元陣列之組態以外，第三實施例之半導體記憶裝置之組態相同於第一實施例之半導體記憶裝置。圖1 0顯不㊂己憶早元陣列1 ’’。如同在第一實施例之記憶單元陣列1中所說明地，記憶單元陣列1"亦建構成使得字元線％至^與位元線民至Βη延伸於記憶單元陣列丨”内且一記憶單元Cfj設置於字元線％與位元線民相互交又處。記憶單元Cu之構造相同於習知技藝中參照圖1 2所說明者。更且’參考字元線Wr與參考位元線Br皆延伸於記憶單元陣列Γ内且一參考單元Ref設於參考字元線^與參考位元線4相互交叉處。參考單元Ref連接至參考字元線^與參考位元線Br。參考單元Ref之構造相同於記憶單元仏: #屮，^，將詞第三實施例之半導體記憶裝置如何進行广出刼作。在下列說明中，假設資料"1"寫入參考單元由字二ί : : :?線：至Wm中且由列位址x所指定的字元線1 田子疋線解碼2賦能。靖ψ姐从、也/ -.cin . 〇；b ^ ^ 2賦能。無論選擇字元 ^ 、本r由字TO線解碼菇是賦能，且當讀出接你Wm中哪一條，參考字元線wr總的記憶單元c·,至(：^彳、I於位於記憶單元陣列之最外面首先…“中；:：：：；是參照參考單从。 I的記憶單元Cu上。 ef 仃喝出操作於連接至字元_ 洋細言之，連接至參考單元Ref 的參考位元線與連接

200300256 五、發明說明（32) _ ^ ^ ^ ^ ^ H3 ^ ^ € # , 間，以及字元4與?立位元線ΓΓΠ線參考位元線Br 於儲存於參考覃丄p : 1間。猎由施加電位差，對應

:2二D 1中的資料(亦即資料T)之參考電流I 5單：：中：：11至參考位元線Br，更且對應於儲存於記 B:…Cil中的資料之資料電流…記憶單元至位元線 ^I-yT/ll!〇^%Re^ ^ Λ H5 t ^ ^ - ^ ^ ^ ^QREF ^ 8； m ^ 更且’由感測放大器5基於參考電漭τ ^ =定，存於參考單元Ref中的資料與儲存：記次i ΐ疋相互符合或彼此不同。當儲存於參考i元β中1的 =4 /、儲存於記憶單元Cil中的 =粜 :憶單元cu中的資料並未相互符合時，f 、貝果:位、儲予、定成，丨η丨丨。IX 土…丄田，— u平乂結果位兀設車父、、、口果位元Qi輸出至第一暫存哭6 办再者，儲存於記憶單元Cil中的資料01由°解碼哭器8广Q’與比較結果位元1而再生’然後輪出至™第二暫存此外’參照記憶單元c進行讀出操作元C"的記憶單元ci2上。於相鄰於記憶單 200300256 五、發明說明（33) 情單’連接至記憶單元。的位元_盘連接至吃匕:==被賦能，然後-特定

P、1凡綠β〗間，以及字元線w與 W 加電位差，對應於儲存 1 ，兀線4間。措由施

In流經記憶單元C. 1位早兀Cil中的資料之資料電流元ci2中的資料之^料、:、、、：’-更且對。應於儲存於記憶單基於資料電流Iu盥資料電& T i2至位兀線民。此不同。i儲^輕憶單元k中的資料是相互符合或彼中的資中的資料與儲存於記憶單元存於記憶單元C :二匕較結果位元仏設定成”"。當儲未相互符合日己憶軍元^中的資料並之例子所指出，者又疋成0丨1。如同圖3所示存於記憶單元c.2 5的次料H早^Cil中的資料為，'0 ”且儲的資料不同於ί 一18存於記憶單元ci2中位元Q2設定成” 0” 士 V : U中的貧料，因而比較結果更且5結果位元仏輸出至第一暫存器6 存於記憶單元c 4 2 k早兀Ci2中的資料〇2由解碼器7基於儲後輪出至第二‘存二貧料Dl與比較結果位4而再生，然料h至1)„依序:ψ ij上’且儲存於記憶單元C"至cin中的資暫存器8中的；’然後儲存於第二暫存器8。儲存於第一、的貝枓Di至〇[1輸出至外界。乐一弟三實施例中，如同第一與第二實施例，假設]·代第39頁 200300256 五、發明說明（34) 表不小於2且不大之整數，參照記憶單元^ 操作於記憶單元Cij上。據此，欲進行讀出操作的記憔^ ，在讀出操作中參照的記憶單元間之距離變短且抑^記单兀之電性性能因在製造半導體記憶裝置中製程變動^ 成的變動之影響。 < 再者，弟二貫施例之組態為記憶單元陣列1，，包括單一個參考單元Rei ’不同於第一實施例，因而產生記憶單元；列1之面積降低之優點。然而，參考單元^與參照泉考 ”讀出操作的記憶單元Cn至〜間之得 ^=施例之記憶單元㈣比第—實施例之記憶單元陣吏歹·; 5 = 在製造半導體記憶裳置中之製程變動所造成的變動而影響。 ★ =解雖然第三實施例之半導體記憶裝置採用圖12所 Γ il ί MR效應感測電流而讀*資料之記憶單元，菸由；^=i發明之半導體記憶&4亦得採用卜型式的電流而進行讀出操作之記憶單元。舉例而言，本么月之半導體記憶裝詈得换用m 分*也㈤、〇 U衣置付抹用使用於EEPR0M中的記憶單兀’取代圖1 2所示之前述記情| 一 ^ # U早兀。亦即，具有浮置閘極成於其中之Μ 〇 S電晶體，且今卜立w 粁A # f mi 體远慽早元上之讀出操作係進此外，第三實施動的電流量之差異。晶體與一電容之一職記情工己憶裝置得採用含有-電中之每-個，更且採用：ί:;::建構記憶單元 ^ 電晶體與一電容之一參考單

第40胃

200300256 五、發明說明（35) 元，構造相同於記憶單元Cu至Cmn中之每一個，以建構一參考單元Rei。再者，第三實施例之半導體記憶裝置得採用另一記憶單元，其上藉由偵測電壓差異而進行讀出操作。舉例而言，亦得採用使用一鐵電電容且含有一電晶體與一電容之一FRAM記憶單元以及構造相同於FRAM記憶單元的參考單元。在此等例子中，使用在第二實施例中所說明的感測放大器5 ’，取代感測放大器5。

本發明可提供一種半導體記憶裝置，可抑制記憶單元之電性性能中的變動之影響並穩定地進行儲存於記憶單元中的資料之驗明。更且，除了可抑制記憶單元之電性性能中的變動之影響且穩定地進行資料之驗明以外，本發明亦可提供一種佔據小面積的半導體記憶裝置。

第41頁 200300256 圖式簡單說明五、【圖示之簡單說明】圖1顯示依據本發明所建構的第一實施例之半導體記憶裝置。圖2顯示記憶單元陣列1。圖3顯示感測放大器5、第一暫存器6、解碼器7、與第二暫存器8之詳細圖。圖4顯示感測放大器5之修改例。圖5顯示感測放大器5之另一修改例。圖6顯示解碼器7之修改例。圖7顯示依據本發明所建構的第二實施例之半導體記憶裝置。圖8顯示感測放大器5 ’ 。圖9顯示依據本發明所建構的第三實施例之半導體記憶裝置。，圖1 0顯示記憶單元陣列Γ’。圖11顯示習知的記憶單元陣列1 0 1。圖1 2顯不a記憶早元Cf』。圖1 3係說明記憶單元k如何操作之圖。元件符號說明： 1， Γ， Γ ’ 記憶單元陣列 2 字元線解碼器 3 位元線解碼器 4 位元線選擇器

第42頁 200300256 圖式簡單說明 5 感測放大器 6 第一暫存器 7 解碼器 8 第二暫存器 10 I-V轉換器 111〜lln I-V轉換器 12i〜12n I-V轉換器 13 I-V轉換器 14 緩衝器 15i 〜15n 互斥 N0R(EX-NOR)電路 1 〜1 6n 資料再生器緩衝器 1〜18n， 11〜1 9n 反相器 2 0, -2(^ 輸出節點 21 互斥 N0R(EX-N0R)電路 22 緩衝器 23i〜23n， 24 比較器

Bi〜Bn 位元線 %〜W„ 字元線 cu〜cmn 記憶單元 Br 參考位元.線 Wr 參考字元線 R1〜Rm，Ref 參考單元 101 記憶單元陣列

第43頁 200300256 圖式簡單說明 111 固定層 112 資料儲存層 113 穿隧絕緣膜

第44頁

Claims

200300256 六、申請專利範圍 1 · 一種非揮發性記憶裝置，包含·· 一參考單元；一第一記憶單元；元；=二記憶單元’比該參考單元更靠近該第一記憶單一資料讀出電路，用以基於該參考單元之— 電性狀態與該第—記憶單元之一第一 :該第-記憶單元中的第一資料，並且基於=驗= 態與該第二記憶單元之一第_ f f t 、ο 電丨狀二記憶單元中的第二資料。微β儲存於該第置，其中該資性狀態與該第示儲存於該參是相互符合或單元儲存資料態與該第二電第一資料與該資料與該第二 2料二申專利乾圍第1項之非揮發性記憶裝料纟貝出電路包括： -電：ΐ:比較器’用以基於該參考單元電去ϊ ί恶而輸出一第一比較結果信號，指 ^ 70的參考單元儲存資料與該第一資料彼此不同；貝丁叶二第一資料再生電路，用以基於該參考人“》比較結果信號而再生該第一資料；一第二比較器，用以基於該第一電性狀，而輪出一第二比較結果信號，指示該第一資料疋相互符合或彼此不同；以及第二資料再生電路，用以基於該第一比較結果信號而再生該第二資料。第45頁 200300256 六、申請專利範圍考單元/第第1項之ί;發性記憶裝置，其中該參穿記憶單元、ί第二記憶單元中之每一個 …性阻抗效應元件1穿随磁性阻抗效應元件一第一鐵磁薄膜層； —鐵磁薄膜層與該第二鐵一第二鐵磁薄膜層；以及一穿隧絕緣膜，插入於該第磁薄膜層間。 4"如：請範圍第1項之#揮發性記憶裝置，更包含- 仍唬線，其中該參考單元、該第一 — 卜憶單元中之每一個係由該信號線所心早兀、與该第-記 5·如申請專利範圍第1項之#揮發性記憶裝置，更包含：一第三記憶單元；以及弟四η己丨思單元’比該參考單元更靠近該第三記憶單元，其中該讀出電路係基於該參考單元電性狀態與該第三記憶單元之一第三電性狀態而驗明儲存於該第三記憶單元中的第三資料，並且基於該第三電性狀態與該第四記憶單元之一第四電性狀態而驗明儲存於該第四記憶單元中的第四資料。

200300256 六、申請專利範圍明 --^ 6·如申請專利範圍第5項之非揮發性記憶裝置，更一第—信號線；一第二信號線；以及一第三信號線，其^該參考單元係由該第一信號線所賦能，該第一記二^ 5亥第二記憶單元係由該第二信號線所賦能，並且 Ϊ弟二記憶單元與該第四記憶單元係由該第三信號線所賦月& 〇 7· 一種非揮發性記憶裝置，包含：複數個記憶單元，配置成一陣複數個參考單元，配置；一：車以一資料讀出電路， f貝料讀出電路係用以基於該複數個參考單元中之一參考單=之一參考單元電性狀態與排列於最靠近該參考單 ^ Ϊ Ϊ :記憶單元之—第—電性狀態而驗日月儲存於該複數：:：元中之一第一記憶單元中的第-"斗，並且基 ::二:巧單元中之一第二記；單元：二存於該複數個記憶 8. 如甲請記憶裝置，其中該參記憶單元中之每一個〜啤乐〖項之非調考單70、該第一記憶單元、與索係由一信號線所賦能。 ’

第47頁 200300256 六、申請專利範圍種非揮發性記恢 -記憶單元C:置，包含：具有複數個記憶單元配置成 9. 矩陣一參考單元；以及一資料讀出電路，該資料讀出電路係 ^ 狀態與位於該記憶單元卩土於該參考單元之一參考單元電性一第一電性狀態而驗之最外圍的一第一記憶單元之料，並且基於該第—電該第一記憶單元中的第一資 -第二記憶單元之鄰於該第-記憶單元的憶單元中的第二資料。恶而驗明儲存於該第二記 10·如申請專利範圍第9項之非揮發性記該資料讀出電路係基於該參考單元電Ύ ^中記？單元陣列，最外圍且不同於該第—記憶單；的：：該 5己k早兀之一弟二電性狀態而驗明儲存於該第三一中的第三資料’並且基於該第三電性狀態與相；於=元記憶單元的一S則己料元之一第四電性狀態而驗明/ ^ 於該第四記憶單元中的第四資料。 d傅存

第48頁 200300256 六、申請專利範圍元中的第一資料；以及 (b) 基於該第一電性狀態與比該參考單元更靠近該第一記憶單元的一第二記憶單元之一第二電性狀態，而驗明儲存於該第二記憶單元中的第二資料。 12. 如申請專利範圍第11項之非揮發性記憶裝置之資料讀出方法，其中該步驟（a )包括： (c) 基於該參考單元電性狀態與該第一電性狀態而產生一第一比較結果信號，指示儲存於該參考單元中的參考單元儲存資料與該第一資料是相互符合或彼此不同；以及 (d) 基於該參考單元儲存資料與該第一比較結果信號而再生該第一資料，並且該步驟（b)包括： (e) 基於該第一電性狀態與該第二電性狀態而產生一第二比較結果信號，指示該第一資料與該第二資料是相互符合或彼此不同；以及 (Ο 基於該第一資料與該第二比較結果信號而再生該第二資料。 13. —種非揮發性記憶裝置之資料讀出方法，包含：選擇一參考磁性記憶單元、一第一磁性記.憶單元、與一第二磁性記憶單元；比較該參考磁性記憶單元與該第一磁性記憶單元；以及

第49頁 200300256 六、申請專利範圍比較該第一磁性記憶單元與該第二磁性記憶單元。 14. 如申請專利範圍第1 3項之非揮發性記憶裝置之資料讀出方法，更包含：藉由比較該參考磁性記憶單元與該第一磁性記憶單元而產生一第一比較結果；藉由比較從該參考磁性記憶單元讀出的一狀態與該第一比較結果而偵測儲存於該第一磁性記憶單元中的一第一資料；藉由比較該第一磁性記檍單元與該第二磁性記憶單元而產生一第二比較結果；以及藉由比較該第一資料與該第二比較結果而偵測儲存於該第二磁性記憶單元中的一第二資料。 15. 如申請專利範圍第1 4項之非揮發性記憶裝置之資料讀出方法，其中該參考磁性記憶單元係相鄰於該第一磁性記憶單元且該第一磁性記憶單元係相鄰於該第二磁性記憶單元0 1 6 ·如申請專利範圍第1 4項之非揮發性記憶裝置之資料讀出方法，其中該參考磁性記憶單元係由一參考位元線所選擇，該第一磁性記憶單元係由相鄰於該參考位元線的一第一位元線所選擇，並且該第二磁性記憶單元係由相鄰於該第一位元線的一第二位元線所選擇。

第50頁 200300256 六、申請專利範圍 17. 如申請專利範圍第1 3項之非揮發性記憶裝置之資料讀出方法，其中該參考磁性記憶單元、該第一磁性記憶單元、與該第二磁性記憶單元係由一字元線同時選擇。 18. 如申請專利範圍第1 3項之非揮發性記憶裝置之資料讀出方法，其中該參考磁性記憶單元係由一參考字元線所選擇，該第一磁性記憶單元與該第二磁性記憶單元係由一字元線同時選擇。 1 9. 一種非揮發性記憶裝置之資料讀出方法，包含：藉由比較基於寫入一第一磁性記憶單元的資料而流經一第一線的一第一電流與基於儲存於該參考單元中的資料而流經該一參考線的一電流，以驗明寫入該第一磁性記憶單元中的資料；比較基於寫入一第二記憶單元的資料而流經一第二線的一電流與基於寫入該第一記憶單元的資料而流經該第一線的一電流；以及基於藉由驗明寫入該第二記憶單元的資料之一步驟所獲得的一比較結果與藉由驗明寫入該第一記憶單元的資料之一步驟所獲得的一結果，驗明寫入該第二記憶單元的資料0 2 0.如申請專利範圍第1 9項之非揮發性記憶裝置之資料讀

第51頁 200300256 六、申請專利範圍出方法，其中該參考單元係相鄰於該第一記憶單元且該第一記憶單元係相鄰於該第二記憶單元。 ΙϋΒ 第52頁