TH89243A - Chip packing method Or a button package - Google Patents

Chip packing method Or a button package

Info

Publication number
TH89243A
TH89243A TH701001160A TH0701001160A TH89243A TH 89243 A TH89243 A TH 89243A TH 701001160 A TH701001160 A TH 701001160A TH 0701001160 A TH0701001160 A TH 0701001160A TH 89243 A TH89243 A TH 89243A
Authority
TH
Thailand
Prior art keywords
package
film
chip
substrate
filler
Prior art date
Application number
TH701001160A
Other languages
Thai (th)
Other versions
TH107337A (en
TH89243B (en
Inventor
คาวาเตะ นายโคฮิชิโร
คาวาเตะ นายโยชิฮิสะ
ซี ล็อตเทส นายแอนดรูว์
Original Assignee
3เอ็ม อินโนเวทีฟ พร็อพเพอร์ตีส์ คัมปะนี
นางสาวปรับโยชน์ ศรีกิจจาภรณ์
นายจักรพรรดิ์ มงคลสิทธิ์
นายต่อพงศ์ โทณะวณิก
นายบุญมา เตชะวณิช
Filing date
Publication date
Application filed by 3เอ็ม อินโนเวทีฟ พร็อพเพอร์ตีส์ คัมปะนี, นางสาวปรับโยชน์ ศรีกิจจาภรณ์, นายจักรพรรดิ์ มงคลสิทธิ์, นายต่อพงศ์ โทณะวณิก, นายบุญมา เตชะวณิช filed Critical 3เอ็ม อินโนเวทีฟ พร็อพเพอร์ตีส์ คัมปะนี
Publication of TH89243A publication Critical patent/TH89243A/en
Publication of TH107337A publication Critical patent/TH107337A/en
Publication of TH89243B publication Critical patent/TH89243B/en

Links

Abstract

DC60 ในการจัดให้มีวิธีการบรรจุ ซึ่งเชื่อมต่อชิปของสารกึ่งตัวนำและแผ่นฐานรอง โดยใช้วัสดุ อุดช่องว่าง และหลังจากการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ วัสดุอุดช่องว่างนั้นจะได้รับ การบ่มด้วยความร้อน วิธีการบรรจุของชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่ม ประกอบด้วยขั้นตอนของ การจัดแผ่นฟิล์มของวัสดุอุดช่องว่างชนิดเธอร์โมเซททิงและทำให้เป็นของไหลด้วยความร้อน ไว้ ระหว่างชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่มและแผ่นฐานรอง, การให้ความร้อนและความดัน ที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งสูงเพียงพอที่จะเป็นเหตุให้เกิดการก่อสภาพเป็นของไหลของ แผ่นฟิล์มของวัสดุอุดช่องว่าง และเพื่อให้ได้การเชื่อมต่อทางไฟฟ้าชั่วคราว, การดำเนินการทดสอบ เพื่อยืนยันการดำเนินการทำงานได้ และถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ พิสูจน์ว่า ประสบผลสำเร็จ จึงให้ความร้อนและบ่มแผ่นฟิล์มของวัสดุอุดช่องว่างเพิ่มต่อไปอีก เพื่อให้ได้ อุปกรณ์อิเล็กทรอนิกส์ขั้นสุดท้าย หรือถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ดังกล่าว พิสูจน์ว่าไม่ประสบผลสำเร็จ จึงถอดชิปหรือแพ็คเกจที่บกพร่องที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งเพียงพอที่จะเป็นเหตุให้เกิดการก่อสภาพเป็นของไหลของแผ่นฟิล์มของวัสดุอุดช่องว่าง และ กระทำซ้ำในขั้นตอนที่บรรยายไว้ข้างต้นโดยใช้ชิปหรือแพ็คเกจใหม่แบบมีปุ่ม ในการจัดให้มีวิธีการบรรจุ ซึ่งเชื่อมต่อชิปของสารกึ่งตัวนำและแผ่นฐานรอง โดยใช้วัสดุ อุดช่องว่าง และหลังจากการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ วัสดุอุดช่องว่างนั้นจะได้รับ การบ่มด้วยความร้อน วิธีการบรรจุของชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่ม ประกอบด้วยขั้นตอนของ การจัดแผ่นฟิล์มของวัสดุอุดช่องว่างชนิดเธอร์โมเซททิงและทำให้เป็นของไหลด้วยความร้อน ไว้ ระหว่างชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่มและแผ่นฐานรอง, การให้ความร้อนและความดัน ที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งสูงเพียงพอที่จะเป็นเหตุให้เกิดการก่อสภาพเป็นของไหลของ แผ่นฟิล์มของวัสดุอุดช่องว่าง และเพื่อให้ได้การเชื่อมต่อทางไฟฟ้าชั่วคราว, การดำเนินการทดสอบ เพื่อยืนยันการดำเนินการทำงานได้ และถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ พิสูจน์ว่า ประสบผลสำเร็จ จึงให้ความร้อนและบ่มแผ่นฟิล์มของวัสดุอุดช่องว่างเพิ่มต่อไปอีก เพื่อให้ได้ อุปกรณ์อิเล็กทรอนิกส์ขั้นสุดท้าย หรือถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ดังกล่าว พิสูจน์ว่าไม่ประสบผลสำเร็จ จึงถอดชิปหรือแพ็คเกจที่บกพร่องที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งเพียงพอที่จะเป็นเหตุให้เกิดการก่อสภาพเป็นของไหลของแผ่นฟิล์มของวัสดุอุดช่องว่าง และ กระทำซ้ำในขั้นตอนที่บรรยายไว้ข้างต้นโดยใช้ชิปหรือแพ็คเกจใหม่แบบมีปุ่มThe DC60 describes a packaging method where a semiconductor chip and substrate are connected using a filler material, and after functional testing, the filler is thermally cured. The packaging method for studded semiconductor chips or packages consists of the following steps: placing and thermally fluidizing a thermosetting filler film between the studded semiconductor chip or package and the substrate; applying heat and pressure at a specific temperature and pressure sufficient to induce fluidization of the filler film and establish a temporary electrical connection; performing functional testing; and if successful, further heating and curing of the filler film to obtain the final electronic device. If the functional testing fails, the defective chip or package is removed at the specified temperature and pressure to induce fluidization of the filler film, and the process is repeated using a new studded chip or package. The process involves connecting the semiconductor chip and substrate using a gap filler material, and after functional testing, the gap filler is thermally cured. The packaged semiconductor chip or package (MP) packing method consists of the following steps: placing a thermosetting and thermally fluidizing film of gap filler between the MPC chip or package and the substrate; applying heat and pressure at a specific temperature and pressure sufficient to induce fluidization of the gap filler film and establish a temporary electrical connection; performing functional testing; and if the testing is successful, further heating and curing of the gap filler film to obtain the final electronic device. If the functional testing is unsuccessful, the defective chip or package is removed at the specified temperature and pressure to induce fluidization of the gap filler film, and the process is repeated using a new MPC chip or package.

Claims (10)

1. วิธีการบรรจุของชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่ม ซึ่งประกอบด้วยขั้นตอนของ (ก) การเตรียมชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่ม และแผ่นฐานรอง เพื่อการ ดำเนินการบรรจุโดยการเชื่อมต่อทางไฟฟ้าให้แก่ปุ่มดังกล่าวของชิปหรือแพ็ตเกจของสารกึ่งตัวนำ แบบมีปุ่มดังกล่าว เข้ากับขั้วเชื่อมต่อบนแผ่นฐานรองดังกล่าว (ข) การจัดแผ่นฟิล์มของวัสดุอุดช่องว่างชนิดเธอร์โมเซททิงและทำให้เป็นของไหลด้วย ความร้อน ไว้ระหว่างชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่มดังกล่าวและแผ่นฐานรองดังกล่าว และการจัดแนวปุ่มดังกล่าว และขั้วเชื่อมต่อดังกล่าวของแผ่นฐานรองดังกล่าวให้ตรงกัน (ค) การให้ความร้อนและความดันที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งสูงเพียงพอที่จะ เป็นเหตุให้เกิดการก่อสภาพเป็นของไหลของแผ่นฟิล์มของวัสดุอุดช่องว่างดังกล่าว และการเชื่อมต่อ ทางไฟฟ้าชั่วคราวให้ปุ่มดังกล่าวากับขั้วเชื่อมต่อดังกล่าว (ง) การดำเนินการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ของชิปหรือแพ็คเกจของ สารกึ่งตัวนำดังกล่าว หรืออุปกรณ์อิเล็กทรอนิกส์ที่ได้ทั้งชุด และ (จ) ถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ดังกล่าว พิสูจน์ว่าประสบผลสำเร็จ จึงให้ความร้อนและบ่มแผ่นฟิล์มของวัสดุอุดช่องว่าง เพิ่มต่อไปอีก เพื่อให้ได้อุปกรณ์อิเล็กทรอนิกส์ ขั้นสุดท้าย หรือถ้าการทดสอบเพื่อยืนยันการดำเนินการทำงานได้ดังกล่าวพิสูจน์ว่าไม่ประสบ ผลสำเร็จ จึงถอดชิปหรือแพ็คเกจที่บกพร่องที่อุณหภูมิหนึ่งและความดันหนึ่ง ซึ่งเพียงพอที่จะเป็นเหตุ ให้ก่อสภาพเป็นของไหลของแผ่นฟิล์มของวัสดุอุดช่องว่างดังกล่าว และกระทำซ้ำในขั้นตอน (ค) ถึง (จ) โดยใช้ชิปหรือแพ็คเกจใหม่แบบมีปุ่ม1. The packing method for studded semiconductor chips or packages consists of the following steps: (a) preparing the studded semiconductor chip or package and the substrate for packing by electrically connecting the studs of the chip or package to the junctions on the substrate; (b) placing a thermosetting and fluidizing film of filler material between the studded semiconductor chip or package and the substrate, and aligning the studs and the junctions on the substrate; (c) applying heat and pressure to a temperature and pressure sufficient to cause fluidization of the filler film and temporarily electrically connecting the studs to the junctions; (d) performing tests to verify the functionality of the chip or package or the entire electronic device; and (e) if the verification tests prove successful, further heating and curing of the filler film. To obtain the final electronic device, or if testing to confirm such operation proves unsuccessful, the defective chip or package is removed at a certain temperature and pressure which is sufficient to cause the film of the gap filler to become fluidized and steps (c) through (e) are repeated using a new button-type chip or package. 2. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ซึ่ง แผ่นฟิล์มของวัสดุอุดช่องว่างดังกล่าวแสดงให้ เห็นถึงสภาพเป็นของไหลด้วยความร้อนที่ความเค้นระดับหนึ่ง หรือสูงกว่านั้น แต่ไม่แสดงสภาพเป็น ของไหลด้วยความร้อนที่ความเค้นที่ต่ำกว่าความเค้นระดับหนึ่งดังกล่าว2. The method claimed in claim 1, in which the film of the sealing material exhibits thermal fluidity at a stress level of one or higher, but does not exhibit thermal fluidity at stress levels lower than that one. 3. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 หรือข้อ 2 ข้อใดข้อหนึ่ง ซึ่งแผ่นฟิล์มของวัสดุ อุดช่องว่างดังกล่าวได้รับการบ่มบางส่วนก่อนการเชื่อมต่อทางไฟฟ้าชั่วคราวในขั้นตอน (ค) ดังกล่าว3. The method as claimed under either claim 1 or 2, in which the film of the gap-filling material is partially cured prior to the temporary electrical connection in step (c). 4. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ถึงข้อ 3 ข้อใดข้อหนึ่ง ซึ่งดำเนินการให้ความร้อน ต่อไปสำหรับการบ่มด้วยความร้อนในขั้นตอน (จ) ที่อุณหภูมิหนึ่งที่ต่ำลง และเป็นเวลานานกว่า การให้ความร้อนในขั้นตอนการเชื่อมต่อทางไฟฟ้าชั่วคราว (ค) ดังกล่าว4. Any of the methods claimed under claims 1 through 3 shall perform further heating for the heat curing in step (c) at a lower temperature and for a longer period than the heating in the temporary electrical connection step (c). 5. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ถึงข้อ 4 ข้อใดข้อหนึ่ง ซึ่งเมื่อการทดสอบเพื่อยืนยัน การดำเนินการทำงานได้ดังกล่าว มิได้พิสูจน์ว่าประสบผลสำเร็จในขั้นตอน (ง) ดังกล่าว ใส่แรงฉือน ในทิศทางขนานกับพื้นผิวแบนราบของแผ่นฐานรองดังกล่าว ภายใต้ภาวะกำลังให้ความร้อนเพื่อ ปลดการเชื่อมต่อระหว่างชิปหรือแพ็คเกจของสารกึ่งตัวนำแบบมีปุ่มดังกล่าว และขั้วเชื่อมต่อของ แผ่นฐานรองดังกล่าว5. Any of the methods claimed under claims 1 through 4, where testing to confirm such operation has not proven successful in step (d), shall apply a shock force in a direction parallel to the flat surface of the substrate under heated conditions to break the connection between the chip or package of the button semiconductor and the contacts of the substrate. 6. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ถึงข้อ 5 ข้อใดข้อหนึ่ง ซึ่งการเชื่อมต่อทางไฟฟ้า ชั่วคราวกระทำโดยการให้ความร้อนที่อุณหภูมิ 120 ถึง 220 ํซ. เป็นเวลา 0.5 ถึง 10 วินาที ในขั้นตอน (ค) ดังกล่าว และการบ่มกระทำโดยการให้ความร้อนที่อุณหภูมิ 30 ถึง 100 ํซ. เป็นเวลา 1 ถึง 5 ชั่วโมง เพื่อให้ได้อุปกรณ์อิเล็กทรอนิกส์6. The methods claimed under any of the claims 1 through 5, in which temporary electrical connection is made by heating to a temperature of 120 to 220 °C for 0.5 to 10 seconds in step (c) and incubation is made by heating to a temperature of 30 to 100 °C for 1 to 5 hours to obtain the electronic device. 7. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ถึงข้อ 6 ข้อใดข้อหนึ่ง ซึ่งการให้ความร้อนเพื่อ การบ่มภายหลังดำเนินต่อไปอีกที่อุณหภูมิ 100 ถึง 180 ํซ. หลังจากการให้ความร้อนสำหรับการบ่ม ด้วยความร้อนในขั้นตอน (จ) ดังกล่าว7. Any of the methods claimed under claims 1 through 6, in which subsequent heating for curing is continued at a temperature of 100 to 180 °C after the heating for curing in step (c) as mentioned above. 8. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 1 ถึงข้อ 7 ข้อใดข้อหนึ่ง ซึ่งแผ่นฟิล์มของวัสดุ อุดช่องว่างดังกล่าวมีทั้งส่วนประกอบชนิดเธอร์โมพลาสติกและส่วนประกอบชนิดเธอร์โมเซททิง8. Methods as claimed under any of Claims 1 through 7, where the gap-filling film contains both thermoplastic and thermosetting components. 9. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 8 ซึ่งแผ่นฟิล์มของวัสดุอุดช่องว่างดังกล่าวมีเรซิน ที่ดัดแปลงด้วยพอลิแคพรอแลคโทน9. The method as claimed in claim 8, in which the film of such gap-filling material contains a resin modified with polycaprolactone. 10. วิธีการดังที่ถือสิทธิในข้อถือสิทธิข้อ 8 หรือข้อ 9 ข้อใดข้อหนึ่ง ซึ่งแผ่นฟิล์มของวัสดุ อุดช่องว่างดังกล่าวมีอนุภาคสารอินทรีย์10. The method claimed under either claim 8 or 9, in which the film of such gap-filling material contains organic particles.
TH701001160A 2006-11-30 Method for removing calcium from crude oil TH89243B (en)

Publications (3)

Publication Number Publication Date
TH89243A true TH89243A (en) 2008-03-31
TH107337A TH107337A (en) 2011-04-29
TH89243B TH89243B (en) 2022-08-09

Family

ID=

Similar Documents

Publication Publication Date Title
US20080017976A1 (en) Capillary underfill and mold encapsulation method and apparatus
US7510108B2 (en) Method of making an electronic assembly
Shen et al. Finite-element analysis and experimental test for a capped-die flip-chip package design
Otto et al. Lifetime modelling of discrete power electronic devices for automotive applications
JP2013239660A5 (en)
Bouarroudj et al. Temperature-level effect on solder lifetime during thermal cycling of power modules
US8148829B2 (en) Self repairing IC package design
TW200746332A (en) Method of manufacturing a semiconductor device
US20070018310A1 (en) Semiconductor device and manufacturing method thereof
CN101252099B (en) Temperature cycle test device and use of this device to heat chip flip-chip package structure
CN1157782C (en) Method for underfilling controlled-collapse chip-attach (C4) integrated circuit packaging with underfill materials heated to a partially gelled state
Yang et al. Vertical die crack stresses of Flip Chip induced in major package assembly processes
JP3520208B2 (en) Method of mounting semiconductor element on circuit board and semiconductor device
TW201430965A (en) Resin sealing method for flip chip member
Haodong et al. Thermal fatigue life of ceramic based BGA solder joints after reflux warping
TW200741909A (en) Packaging method of chip or package equipped with bumps
CN100449719C (en) Electronic assembly with underfill of thermoplastic material and method of making the same
Zheng et al. Delamination mechanisms of thermal interface materials in organic packages during reflow and moisture soaking
US20070194457A1 (en) Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package
CN107801320A (en) Encapsulating structure and its manufacture method between a kind of component and printed circuit board (PCB)
Liu et al. Investigation of interface delamination in a SO8 package under reflow
Shao et al. Investigation of moisture-induced warpage of chip-on-wafer in 2.5 D IC package
Schreier-Alt et al. Stress analysis during assembly and packaging
TWI431698B (en) Packaging method
Zhang et al. Failure analysis of thermal degradation of TIM during power cycling