TH7018A3 - - Google Patents
Info
- Publication number
- TH7018A3 TH7018A3 TH903001126U TH0903001126U TH7018A3 TH 7018 A3 TH7018 A3 TH 7018A3 TH 903001126 U TH903001126 U TH 903001126U TH 0903001126 U TH0903001126 U TH 0903001126U TH 7018 A3 TH7018 A3 TH 7018A3
- Authority
- TH
- Thailand
- Prior art keywords
- processor
- vnp
- cnp
- data
- shuffle network
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract 9
- 230000011664 signaling Effects 0.000 claims abstract 6
- 230000005540 biological transmission Effects 0.000 claims abstract 4
- 101150033364 cnp-4 gene Proteins 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract 1
Abstract
DC60 (26/01/55) วิธีการสำหรับถอดรหัสตรวจสอบแพริที้ความหนาแน่นต่ำชนิดบล็อกเซอร์คูแลนท์ สำหรับ ระบบโทรศัพท์เคลื่อนที่ยุคที่ 3 ที่ประกอบด้วยการรับสัญญาณขาเข้า(Input) เป็นบิต 1(หาก สัญญาณข้อมูลเป็นบิต 0 กระบวนการจะรอจนกว่ารับสัญญาณขาเข้าเป็นบิต 1) กระบวนการจะ ดำเนินการส่งสัญญาณบิต 1 ไปยังหน่วยประมวลผล VNP เพื่อทำหน้าที่รับสัญญาณข้อมูลจำนวน 5 บิตแบบขนานจำนวน 20 ครั้ง และตั้งค่าจำนวนรอบ(iteration) ให้ Rเท่ากับ 0 ในหน่วย ประมวลผล VNP, ทำการประมวลผลสัญญาณข้อมูลที่ได้รับมาด้วยวิธีการ pipeline technique และเป็นตัวนับค่าจำนวนรอบที่เพิ่มขึ้นในแต่ละการวนรอบ (R=R+1) เพื่อดำเนินการส่งสัญญาณ ข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) ใน เครือข่ายชัฟเฟิ้ล (Shuffle network), ทำการหา เส้นทางที่ถูกต้องของการส่งสัญญาณข้อมูลจากหน่วยประมวลผล VNP ไปยังหน่วยประมวลผล CNP ที่แตกต่างกัน เพื่อดำเนินการส่งสัญญาณข้อมูลไปยังหน่วยประมวลผล CNP ในหน่วย ประมวลผล CNP, ทำการประมวลผลและส่งสัญญาณข้อมูลกลับไปยังหน่วยประมวลผล VNP ที่ แตกต่างกัน โดยใช้หลักการคำนวณของ แลมด้ามิน ดังที่กล่าวมาแล้ว หลังจากนั้นจะดำเนินการส่ง สัญญาณข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) และใน เครือข่ายชัฟเฟิ้ล (Shuffle network), ทำการหาเส้นทางที่ถูกต้องของการส่งสัญญาณข้อมูลจากหน่วยประมวลผล CNP ไปยัง หน่วยประมวลผล VNP และนับจำนวนรอบในแต่ละการวนรอบ เพื่อส่งค่า R แต่ละรอบไปเก็บยัง หน่วยประมวล VNP และทำวนต่อไปจนกว่าจะครบตามจำนวนรอบที่กำหนด วิธีการสำหรับถอดรหัสตรวจสอบแพริที้ความหนาแน่นต่ำชนิดบล็อกเซอร์คูแลนท์ สำหรับ ระบบโทรศัพท์เคลื่นอที่ยุคที่ 3 ที่ประกอบด้วยการรับสัญญาณขาเข้า (Input) เป็นบิต 1 (หาก สัญญาณข้อมูลเป็นบิต 0 กระบวนการจะรอจนกว่ารับสัญญาณขาเข้าเป็นบิต 1) กระบวนการจะ ดำเนินการส่งสัญญาณบิต 1 ไปยังหน่วยประมวลผล VNP เพื่อทำหน้าที่รับสัญญาณข้อมูลจำนวน 5 บิตแบบขนาดจำนวน 20 ครั้ง และตั้งค่าจำนวนรอบ(iteration) ให้ Rเท่ากับ 0 ในหน่วย ประมวลผล VNP, ทำการประมวลผลสัญญาณข้อมูลที่ได้รับมาด้วยวิธีการ pipelinetechnique และเป็นตัวนับค่าจำนวนรอบที่เพิ่มขึ้นในแต่ละการวนรอบ (R=R+1) เพื่อดำเนินการส่งสัญญาณ ข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) ใน เครือข่ายชัฟเฟิ้ล (Shuffle network), ทำการหา เส้นทางที่ถูกต้องของการส่งสัญญาณข้อมูลจากหน่วยประมวลผล VNP ไปยังหน่วยประมวลผล CNP ที่แตกต่างกัน เพื่อดำเนินการส่งสัญญาณข้อมูลไปยังหน่วยประมวลผล CNP ในหน่วย ประมวลผล CNP, ทำการประมวลผลและส่งสัญญาณข้อมูลกลับไปยังหน่วยประมวลผล VNP ที่ แตกต่างกัน โดยใช้หลักการคำนวณของ แลมด้ามิน ดังที่กล่าวมาแล้ว หลังจากนั้นจะดำเนินการส่ง สัญญาณข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) และใน เครือข่ายชัฟเฟิ้ล (Shuffle network), ทำการหาเส้นทางที่ถูกต้องของการส่งสัญญาณข้อมูลจากหน่วยประมวลผล CNP ไปยัง หน่วยประมวลผล VNP และนับจำนวนรอบในแต่ละการวนรอบ เพื่อส่งค่า R แต่ละรอบไปเก็บยัง หน่วยประมวล VNP และทำวนต่อไปจนกว่าจะครบตามจำนวนรอบที่กำหนด
Claims (1)
1. วิธีการสำหรับถอดรหัสตรวจสอบแพริที้ความหนาแน่นต่ำชนิดบล็อกเซอร์คูแลนท์ สำหรับ ระบบโทรศัพท์เคลื่นอที่ยุคที่ 3 ที่ประกอบด้วย หน่วยประมวลผล VNP (variable nodes), เครือข่ายชัฟเฟิ้ล Shuffle network), และหน่วยประมวลผล CNP (check nodes) ประกอบด้วย ขั้นตอนของการ 1) การรับสัญญาณขาเข้า โดยจะรอจนกว่ารับสัญญาณขาเข้าเป็นบิต 1 จึงทำการส่ง สัญญาณบิต 1 ไปยังหน่วยประมวลผล VNP ดังกล่าว เพื่อรับสัญญาณข้อมูล จำนวน 5 บิตแบบขนานจำนวน 20 ครั้ง และตั้งค่าจำนวนรอบวนซ้ำ (iteration) ให้ R เท่ากับ 0, โดย R คือเลขจำนวนเต็ม (0,1,2....) 2) ในหน่วยประมวลผล VNP (variable nodes), ทำการประมวลผลสัญญาณข้อมูลที่ ได้รับมาด้วยวิธีการไพพ์ไลน์ เทคนิค (pipeline) และเพิ่มค่า R ให้กับตัวนับจำนวน รอบในแต่ละครั้งของการวนรอบ โดยที่ (R=R+1) และส่งสัญญาณข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) 3) ในเครือข่ายชัฟเฟิ้ล (Shuffle network), เครือข่ายชัฟเฟิ้ล (Shuffle network) ทำ หน้าที่สลับการเชื่อมต่อของ VNP กับ CNP โดยสัมพันธ์กับ ดัชนีการเลื่อน (shift index) ทำให้ระบบเสมือนการสุ่ม ข้อมูลจะถูกสลับและหาเส้นทางที่ถูกต้องของ การส่งสัญญาณข้อมูลจากหน่วยประมวลผล VNP ไปยังหน่วยประมวลผล CNP ที่ แตกต่างกัน เพื่อส่งสัญญาณข้อมูลไปยังหน่วยประมวลผล CNP 4) ในหน่วยประมวลผล CNP (check nodes), ทำการประมวลผลสัญญาณโดยใช้ หลักการคำนวณของ แลมด้ามิน และส่งสัญญาณข้อมูลกลับไปยังหน่วย ประมวลผล VNP ที่แตกต่างกันดังกล่าว ซึ่งจากนั้นจะส่งสัญญาณข้อมูลไปยัง เครือข่ายชัฟเฟิ้ล (Shuffle network) และ โดยมีลักษณะพิเศษคือ 5) ในเครือข่ายชัฟเฟิ้ล (Shuffle network), เครือข่ายชัฟเฟิ้ล (Shuffle network) ทำ หน้าที่สลับการเชื่อมต่อของ VNP กับ CNP เพื่อหาเส้นทางที่ถูกต้องของการส่ง สัญญาณข้อมูลจากหน่วยประมวลผล CNP ไปยังหน่วยประมวลผล VNP และนับ จำนวนรอบในแต่ละการวนรอบ เพื่อส่งค่า R แต่ละรอบไปเก็บยังหน่วยประมวล VNP และทำซ้ำขั้นตอน 2) จนกว่าจะครบจำนวนรอบตามที่กำหนด
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH7018A3 true TH7018A3 (th) | 2012-03-15 |
| TH7018C3 TH7018C3 (th) | 2012-03-15 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103999078B (zh) | 具有包含用于fir滤波的矢量卷积函数的指令集的矢量处理器 | |
| CN104079382B (zh) | 一种基于概率计算的极化码译码器和极化码译码方法 | |
| CN102170327B (zh) | 超强前向纠错的硬件译码方法及装置 | |
| FI3612931T3 (fi) | Radiosignaalinkäsittelyn datavirtaoperaatioiden sijoittelu ja ajastus | |
| CN105049061A (zh) | 基于超前计算的高维基极化码译码器和极化码译码方法 | |
| JPWO2012127575A1 (ja) | 伝送遅延差補正方法，通信装置および通信システム | |
| CN111865845A (zh) | 一种mimo用户检测与信道估计装置及方法 | |
| CN109428607A (zh) | 极化码的译码方法、译码器及译码设备 | |
| CN204633784U (zh) | 一种数据传输装置 | |
| KR102166411B1 (ko) | 화이트닝 피드백 메커니즘을 사용하는 통신 시스템 및 그 동작 방법 | |
| CN102318250B (zh) | 通信系统中的循环冗余校验处理方法、装置和lte终端 | |
| CN102891726B (zh) | 一种产生Gold序列的方法及芯片 | |
| TH7018A3 (th) | ||
| TH7018C3 (th) | ||
| CN102742233A (zh) | 频偏估计和信道估计的方法、装置及系统 | |
| RU2009122474A (ru) | Способ и устройство для кодирования данных в сети связи | |
| CN103873120B (zh) | 一种基于宽度优先搜索的多天线系统并行检测方法 | |
| US8984385B1 (en) | Systems and methods for cyclic redundancy check implementation | |
| CN112468160A (zh) | 一种基于钱搜索算法和福尼算法的并行电路 | |
| CN102214083B (zh) | 余数系统的后向转换方法和装置 | |
| CN112994706B (zh) | 译码方法、装置、设备及存储介质 | |
| CN104796243B (zh) | 一种数据传输、数据接收检测方法及基站、用户设备 | |
| CN102405602A (zh) | 用于生成伪随机序列数据的数据序列的生成方法及设备 | |
| Moussa et al. | FPGA implementation platform for MIMO-OFDM based on UART | |
| JP2009060410A (ja) | データ送信方法、データ送信装置及びデータ受信装置 |