TH5792A - บัฟเฟอร์แบบสองทางที่มีประสิทธิภาพในการจับสัญญาณ(Latch)การตรวจสอบสภาวะเสมอมูล(Parity) - Google Patents

บัฟเฟอร์แบบสองทางที่มีประสิทธิภาพในการจับสัญญาณ(Latch)การตรวจสอบสภาวะเสมอมูล(Parity)

Info

Publication number
TH5792A
TH5792A TH8801000437A TH8801000437A TH5792A TH 5792 A TH5792 A TH 5792A TH 8801000437 A TH8801000437 A TH 8801000437A TH 8801000437 A TH8801000437 A TH 8801000437A TH 5792 A TH5792 A TH 5792A
Authority
TH
Thailand
Prior art keywords
signal
data
circuit
unit
center
Prior art date
Application number
TH8801000437A
Other languages
English (en)
Other versions
TH4826B (th
Inventor
โจเซฟ กอเดนซี นายยีน
Original Assignee
นายดำเนิน การเด่น
Filing date
Publication date
Application filed by นายดำเนิน การเด่น filed Critical นายดำเนิน การเด่น
Publication of TH5792A publication Critical patent/TH5792A/th
Publication of TH4826B publication Critical patent/TH4826B/th

Links

Abstract

วงจรรองรับชั่วคราวเพื่อจับและตรวจสภาวะเสมอภาคของสัญญาณข้อมูลระหว่างบัสข้อมูลที่หนึ่งกับที่สองอีกทั้งยังมีวงจร รองรับบิทชั่วคราวแบบหยุดสัญญาณสองทาง วงจรรองรับบิทชั่ว คราวแบบพยุหสัญญาณสองทางแต่ละวงจรยังมี ทางเดินของข้อมูล แรกทีมีหน่วยรับสัญญาณข้อมูล หน่วยจับสัญญาณและหน่วยขับ สัญญาณต่อกันเป็นอนุกรมระหว่างบัสข้อมูลที่หนึ่งกับที่สอง ทางเดินข้อมูลที่สองมีหน่วยรับสัญญาณ ข้อมูลหน่วยจับสัญญาณ และหน่วยขับสัญญาณต่อกันเป็นอนุกรมระหว่างบัสข้อมูลที่ หนึ่งกับที่สองกลไกควบคุมหน่วยขับสัญญาณที่จะเลือกทำให้ สัญญาณอยู่ในสภาวะอิมพีแดนซ์มากหรือ active และกลไกการควบ คุมให้สัญญาณข้อมูลเลือกจับหรือส่งสัญญาณผ่านเลย วงจรกำ เนิดสัญญาณเสมอมูลต่อกับด้านออกของหน่วยจับสัญญาณที่ทาง เดินที่หนึ่งของข้อมูล ของวงจรรองรับบิทชั่วคราวเพื่อ กำเนิดสัญญาณเสมอมูลสนองข้อมูลที่ทางออกของหน่วยจับสัญญาณ วงจรผ่านสัญญาณแบบหน่วยจับสัญญาณและขับสัญญาณพร้อมตัว แบ่งวัฎภาคทำให้วงจรผ่านสัญญาณเร็วขึ้นและในขณะเดียวกันก็ ไม่ต้องเพิ่มการใช้พลังไฟมาก

Claims (9)

1. อุปกรณ์สำหรับรองรับข้อมูลชั่วคราวและสำหรับตรวจสอบสภาวะเสมอมูลของข้อมูลชนิดตัวเลขที่สื่อสารกันระหว่างบัส ข้อมูลบัสที่หนึ่งและบัสที่สอง ซึ่งประกอบด้วย วงจรรองรับบิทข้อมูลชั่วคราวสองทางจำนวนหนึ่ง วงจรรองรับ บิทข้อมูลชั่วคราวสองทางดังกล่าวแต่ละวงจรประกอบด้วย ทางเดินของข้อมูลทางที่หนึ่งซึ่งประกอบด้วยหน่วยรับสัญญาณ ที่มีด้านเข้าต่อกับบัสข้อมูลบัสที่หนึ่งดังกล่าวและด้าน ออกต่อกับศูนย์รวมของวงจรศูนย์หนึ่ง หน่วยจับข้อมูลที่มี ขั้วต่อกับศูนย์รวมของวงจรดังกล่าวเพื่อล็อกยึดจับข้อมูล ไว้ที่ศูนย์รวมของวงจรดังกล่าวและหน่วยรับสัญญาณที่มีด้าน เข้าต่อกับศูนย์รวมของวงจรดังกล่าวและด้านออกต่อกับบัสข้อ มูลบัสที่สองดังกล่าว ทางเดินของข้อมูลทางที่ซึ่งประกอบด้วยหน่วยรับสัญญาณที่มี ด้านเข้าต่อกับบัสข้อมูล ที่สองดังกล่าวและด้านออกต่อกับ ศูนย์รวมของวงจรศูนย์หนึ่ง หน่วยจับข้อมูลทีมีขั้วต่อกับ ศูนย์รวมของวงจรดังกล่าวเพื่อเลือกยึดจับข้อมูลไว้ที่ศูนย์ รวมของวงจรดังกล่าวและหน่วยขับสัญญาณที่มีด้านเข้าต่อกับ ศูนย์รวมวงจรดังกล่าวและด้านออกต่อกับบัสข้อมูลบัสที่หนึ่ง ดังกล่าว ปัจจัยสำหรับควบคุมหน่วยขับสัญญาณดังกล่าวเพื่อเลือกสภาพ ของสัญญาณออกจากหน่วยขับสัญญาณดังกล่าวให้อยู่ในสภาพทำงาน ขับสัญญาณหรือสภาพความต้านทานสูง และ ปัจจัยสำหรับควบคุมหน่วยจับข้อมูลดังกล่าวแต่ละหน่วยเพื่อ เลือกยึดจับข้อมูลไว้ที่ศูนย์รวมของวงจรศูนย์ที่เกี่ยวข้อง หรือปล่อยให้สัญญาณออกจากหน่วยรับสัญญาณ ที่ศูนย์รวมของวง จรศูนย์ที่เกี่ยวข้องเปลี่ยนแปลงข้อมูลที่ศูนย์รวมของวงจร ศูนย์ที่เกี่ยวข้องและ ปัจจัยให้กำเนิดสภาวะเสมอมูลซึ่งต่อกับศูนย์รวมของวงจรของ ทางเดินของข้อมูลทางที่หนึ่งดังกล่าวในวงจรรองรับบิทข้อมูล ชั่วคราวสองทางดังกล่าวแต่ละวงจร สำหรับตอบสนองต่อข้อมูล ที่ศูนย์รวมของวงจรของทางเดินของข้อมูลทางที่หนึ่งดังกล่าว ด้วยการให้กำเนิดสัญญาณเสมอมูลสัญญาณหนึ่ง
2. อุปกรณ์ตามข้อถือสิทธิที่ 1 ซึ่งยังประกอบด้วยปัจจัย ตรวจสอบความผิดพลาดซึ่งต่อกับด้านออกของปัจจัยให้กำเนิด สภาวะเสมอมูลดังกล่าวสำหรับเปรียบเทียบสัญญาณเสมอมูลดัง กล่าวกับสัญญาณเสมอมูลสัญญาณที่สอง และสร้างสัญญาณแจ้งความ ผิดพลาดสัญญาณหนึ่งเมือสัญญาณเสมอมูลทั้งสองไม่เหมือนกัน
3. อุปกรณ์ตามข้อถือสิทธิข้อที่ 2 ในกรณีที่ปัจจัยตรวจสอบ ความผิดพลาดดังกล่าวประกอบด้วย เกตตรรกหรือชนิดตัวใดตัวหนึ่งเท่านั้น (Exelusive-OR Gate) ซึ่งมีด้านเข้าด้านที่หนึ่งต่อกับด้านออกของปัจจัยให้ กำเนิดสภาวะเสมอมูลดังกล่าวและ ปัจจัยสำหรับส่งสัญญาณเสมอมูลสัญญาณที่สองดังกล่าวไปยัง ด้านเข้าด้านที่สองของเกตตรรกหรือชนิดตัวมใดตัวหนึ่งเท่า นั้นดังกล่าว
4. อุปกรณ์ตามข้อถือสิทธิข้อที่ 3 ในกรณีที่ปัจจัยสำหรับ ส่งสัญญาณสภาวะเสมอมูลสัญญาณที่สองดังกล่าวประกอบด้วย ขั้วต่อสัญญาณเสมอมูลสำหรับรับสัญญาณเสมอมูลสัญญาณที่สอง ดังกล่าว หน่วยรับสัญญาณเสมอมูลซึ่งมีด้านเข้าต่อกับขั้วต่อสัญญาณ เสมอมูลดังกล่าวและมีด้านออกต่อกับด้านเข้าด้านที่สองดัง กล่าวของเกตตรรกหรือชนิดตัวใดตัวหนึ่งเท่านั้นดังกล่าวและ หน่วยขับสภาวะเสมอมูลซึ่งมีด้านเข้าต่อกับด้านออกของปัจจัย ให้กำเนิดสภาวะเสมอมูลดังกล่าวและมีด้านออกต่อกับขั้วต่อ สัญญาณเสมอมูลดังกล่าว
5. อุปกรณ์ตามข้อถือสิทธิข้อที่ 4 ในกรณีที่ปัจจัยสำหรับ ส่งสัญญาณเสมอมูลสัญญาณที่สองดังกล่าวยังประกอบด้วยหน่วย รับสัญญาณควบคุมซึ่งมีด้านออกต่อกับขั้วต่อสัญญาณควบคุมของ หน่วยขับสภาวะเสมอมูลดังกล่าวและขั้วต่อสัญญาณเปิดของเกตตร รกหรือชนิดตัวใดตัวหนึ่งเท่านั้นดังกล่าวทั้งสองขั้ว
6. อุปกรณ์ตามข้อถือสิทธิข้อที่ 1 ในกรณีที่หน่วยขับสัญญาณ ดังกล่าวแต่ละหน่วยต่างมีวงจรแยกวัฎภาคซึ่งต่อกับหน่วยรับ สัญญาณและหน่วยจับข้อมูลที่เกี่ยวข้องกับตน ณ ศูนย์รวมของ วงจรดังกล่าว
7. อุปกรณ์ตามข้อถือสิทธิข้อที่ 1 ในกรณีที่หน่วยจับข้อมูล ในทางเดินของข้อมูลดังกล่าวแต่ละทางยังมีปัจจัยซึ่งต่อกับ หน่วยรับสัญญาณในทางเดินของข้อมูลทางนั้น ๆ เพื่อปิดใน หน่วยรับสัญญาณดังกล่าวเมื่อหน่วยจับข้อมุลดังกล่าวถูก บังคับให้ยึดจับข้อมูลไว้ที่ศูนย์รวมของวงจรศูนย์ที่เกี่ยว ข้อง
8. อุปกรณ์สำหรับรองรับข้อมูลชั่วคราวและสำหรับตรวจสอบ สภาวะเสมอมูลของข้อมูลชนิดตัวเลขที่สื่อสารกันระหว่างบัส ข้อมูลบัสที่หนึ่งและบัสที่สองภายในเครื่องคอมพิวเตอร์ซึ่ง มีบัสข้อมูลสำหรับสื่อสารข้อมูลอย่างน้อยที่สุดสองบัส อุปกรณ์ดังกล่าว ประกอบด้วย วงจรรองรับบิทข้อมูลชั่วคราวสองทางจำนวนหนึ่ง วงจรรองรับ บิทข้อมูลชั่วคราวสองทางดังกล่าวแต่ละวงจรประกอบด้วย ทางเดินของข้อมูลทางที่หนึงซึงประกอบด้วยหน่วยรับสัญญาณที่ มีด้านเข้าต่อกับบัสข้อมูลบัสที่หนึ่งดังกล่าวและด้านออก ต่อกับศูนย์รวมของวงจรศูนย์หนึ่ง หน่วยจับข้อมูลที่มีขั้ว ต่อกับศูนย์รวมของวงจรดังกล่าวเพื่อเลือกยึดจับข้อมูลไว้ ที่ศูนย์รวมของวงจรดังกล่าวและหน่วยขับสัญญาณที่มีด้านเข้า ต่อกับศูนย์รวมของวงจรดังกล่าว และด้านออกต่อกับบัสข้อ มูลบัสที่สองดังกล่าว ทางเดินของข้อมูลทางที่สองซึ่งประกอบด้วยหน่วยรับสัญญาณที่ มีด้านเข้าต่อกับบัสข้อมูลบัสที่สองดังกล่าวและด้านออกต่อ กับศูนย์รวมของวงจรศูนย์หนึ่ง หน่วยจับข้อมูลที่มีขั้วต่อ กับศูนย์รวมของวงจรดังกล่าวเมื่อเลือกยึดจับข้อมูลไว้ที่ ศูนย์รวมของวงจรดังกล่าวและหน่วยขับสัญญาณที่มีด้านเข้าต่อ กับศูนย์รวมของวงจรดังกล่าว และด้านออกต่อกับบัสข้อมูลบัส ที่หนึ่งดังกล่าว ปัจจัยสำหรับควบคุมหน่วยขับสัญญาณดังกล่าวเพื่อเลือกสภาพ ของสัญญาณออกจากหน่วยขับสัญญาณดังกล่าวให้อยู่ในสภาพทำงาน ขับสัญญาณหรือสภาพความต้านทานสูง และ ปัจจัยสำหรับควบคุมหน่วยจับข้อมูลดังกล่าวแต่ละหน่วยเพื่อ เลือกยึดจับข้อมูลไว้ที่ศูนย์รวมของวงจรศูนย์ที่เกี่ยวข้อง หรือปล่อยให้สัญญาณออกจากหน่วยรับสัญญาณ ดังกล่าวที่ศูนย์ รวมของวงจรศูนย์ที่เกี่ยวข้องเปลี่ยนแปลงข้อมูลที่ศูนย์รวม ของวงจร ศูนย์ที่เกี่ยวข้องและ ปัจจัยให้กำเนิดสภาวะเสมอมูลซึ่งต่อกับศูนย์รวมของวงจรของ ทางเดินของข้อมูลทางที่หนึ่งดังกล่าวในวงจรรองรับบิทข้อมูล ชั่วคราวสองทางดังกล่าวแต่ละวงจรสำหรับตอบสนองต่อข้อมูลที่ ศูนย์รวมของวงจรของทางเดินของข้อมูลทางที่หนึ่งดังกล่าว ด้วยการให้กำเนิดสัญญาณเสมอมูลสัญญาณหนึ่ง
9. อุปกรณ์ตามข้อถือสิทธิข้อที่ 8 ในกรณีที่หน่วยขับสัญญาณ ดังกล่าวแต่ละหน่วยต่างมีวงจรแยกวัฎภาคซึ่งต่อกับหน่วยรับ สัญญาณและหน่วยจับข้อมูลที่เกี่ยวข้องกับตน ณ ศูนย์รวมของ วงจรดังกล่าว 1
0. อุปกรณ์ตามข้อถือสิทธิข้อที่ 8 ในกรณีที่หน่วยจับข้อ มูลดังกล่าวในทางเดินของข้อมูลดังกล่าวแต่ละทางยังมีปัจจัย ซึ่งต่อกับหน่วยรับสัญญาณในทางเดินของข้อมูล ทางนั้น ๆ เมื่อปิดหน่วยรับสัญญาณดังกล่าวเมื่อหน่วยจับข้อมูลดัง กล่าวถูกบังคับให้ยึดจับข้อมูลไว้ที่ศูนย์รวมของวงจรศูนย์ ที่เกี่ยวข้อง (ข้อถือสิทธิ 10 ข้อ, 4 หน้า, 3 รูป)
TH8801000437A 1988-06-07 บัฟเฟอร์แบบสองทางที่มีประสิทธิภาพในการจับสัญญาณ(Latch)การตรวจสอบสภาวะเสมอมูล(Parity) TH4826B (th)

Publications (2)

Publication Number Publication Date
TH5792A true TH5792A (th) 1989-03-01
TH4826B TH4826B (th) 1995-10-06

Family

ID=

Similar Documents

Publication Publication Date Title
JPH0565110B2 (th)
JPH0220998A (ja) 情報受け取り部の接続インターフェース
GB1510462A (en) Data transmission systems
JPS63248248A (ja) 多重制御システム
US4429362A (en) Data buffer operating in response to computer halt signal
TH5792A (th) บัฟเฟอร์แบบสองทางที่มีประสิทธิภาพในการจับสัญญาณ(Latch)การตรวจสอบสภาวะเสมอมูล(Parity)
GB2228114A (en) Processor testing system
ES400051A1 (es) Mejoras en los circuitos para la prueba continua de los procesos de informacion.
TH4826B (th) บัฟเฟอร์แบบสองทางที่มีประสิทธิภาพในการจับสัญญาณ(Latch)การตรวจสอบสภาวะเสมอมูล(Parity)
US4649469A (en) Interface for connecting a computer system to an activator module
EP0117295A3 (en) Self-testing device of off-chip drivers of a data processing system
US3852727A (en) Multiple voltage monitoring apparatus
CN116192299B (zh) 通讯接口测试电路
JPS6321931B2 (th)
JPS61136135A (ja) 外部バスエラ−検出回路
JPS6249453A (ja) 疑似障害発生回路
SU991402A1 (ru) Устройство дл ввода-вывода информации
SU1193800A2 (ru) Устройство выбора непрерывного сигнала по принципу большинства
SU624256A1 (ru) Устройство дл определени места неисправности в линии св зи
SU1749857A1 (ru) Выходной узел тестера дл функционального контрол логических блоков
SU1633409A1 (ru) Мажоритарно-резервированное устройство
JP2564152Y2 (ja) 多分配装置
KR970061673A (ko) 변전소 통신제어기의 이중화 절환장치
SU1603391A1 (ru) Универсальный коммутатор магистралей
SU1149262A1 (ru) Устройство дл контрол @ -кодов Фибоначчи