TH42282A3 - วิธีสร้างแกนวงจรเฉพาะงานที่ทำงานโดยอาศัยการสลับเปลี่ยนสภาวะ - Google Patents
วิธีสร้างแกนวงจรเฉพาะงานที่ทำงานโดยอาศัยการสลับเปลี่ยนสภาวะInfo
- Publication number
- TH42282A3 TH42282A3 TH9901002677A TH9901002677A TH42282A3 TH 42282 A3 TH42282 A3 TH 42282A3 TH 9901002677 A TH9901002677 A TH 9901002677A TH 9901002677 A TH9901002677 A TH 9901002677A TH 42282 A3 TH42282 A3 TH 42282A3
- Authority
- TH
- Thailand
- Prior art keywords
- blocks
- level
- designs
- core
- gate circuit
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract 9
- 230000006870 function Effects 0.000 claims abstract 4
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 230000010076 replication Effects 0.000 abstract 2
- 238000003786 synthesis reaction Methods 0.000 abstract 2
- 230000000717 retained effect Effects 0.000 abstract 1
Abstract
DC60 (04/08/43) ตามการประดิษฐ์นี้วิธีการที่เป็นอัตโนมัติในการตัดต่อแกน ASIC เพื่อให้เป็นไป ตามความจำเป็นในการใช้งานของการออกแบบ ระบบบนชิปแต่ละระบบจะถูกเปิดเผย วิธีการที่เลือกใช้จะเริ่ม ต้นด้วยการแสดงผลภาษาที่ใช้บรรยายระบบฮาร์ดแวร์ที่เป็น อิสระ จากเทคโนโลยี (HDL) ของการออกแบบแกน การออกแบบระดับสูงนี้ จะถูก แบ่งย่อยให้เป็นฟังก์ชั่นหรือบล็อก บล็อกที่ไม่สามารถ กำจัดออกได้โดยไม่ส่งผล กระทบต่อบูรณภาพของการออกแบบแกนจะ ถูกระบุด้วยตัวบ่งชี้ " ต้องเก็บไว้ " การดำเนินการของรหัสในโปรแกรมเฉพาะงานทั้งหมด ซึ่งใช้งาน แกนจะถูก จำลองแบบการทำงานบนแบบจำลองระดับสูง กระบวนการ จำลองแบบการทำงาน จะรวบรวมข้อมูลที่บอกว่า บล็อกใดบ้างในแบบ จำลองที่ใช้และบล็อกใดที่ไม่ได้ใช้โดย รหัสในโปรแกรมเฉพาะ งาน ข้อมูลที่บอกว่า บล็อกใดไม่ได้ใช้จะถูกรวมเข้ากับข้อ มูลที่ บอกว่า บล็อกใดไม่สามารถกำจัดออกได้ ดังนั้นการออก แบบแกนในระดับสูงก็จะ ถูกตัดต่อ โดยการลบบล็อกในการออกแบบ แกน ซึ่งเป็นบล็อกที่ทั้งไม่ได้ใช้และที่กำจัด ออกได้ การออกแบบระดับสูงที่ใช้เฉพาะงานก็จะถูกสังเคราะห์ไปเป็น การออกแบบแกน ที่ขึ้นอยู่กับเทคโนโลยี กระบวนการสังเคราะห์ จะใช้วงจรเกตแทนบล็อก โดยกระจาย ป้ายที่ระบุว่าต้องเก็บไว้ไปยังวงจรเกตที่ถูกใช้แทนที่บล็อกที่ถูกระบุด้วยตัวบ่งชี้ " ต้อง เก็บไว้ " การจำลองแบบการทำงานของรหัสในโปรแกรมเฉพาะงานทั้งหมดจะถูก ทำ ซ้ำบนการออกแบบระดับต่ำ และจะรวบรวมข้อมูลที่เกี่ยวกับ ว่าวงจรเกตอันใดไม่ถูกใช้ โดยรหัสในโปรแกรมเฉพาะงาน ต่อมา การออกแบบระดับต่ำก็จะถูกตัดต่อโดยการ ลบวงจรเกตในแกนซึ่ง เป็นทั้งที่ไม่ได้ใช้และที่สามารถกำจัดออกได้ ตามการประดิษฐ์นี้วิธีการที่เป็นอัตโนมัติในการตัดต่อแกน ASIC เพื่อให้เป็นไป ตามความจำเป็นในการใช้งานของการออกแบบ ระบบบนชิปแต่ละระบบจะถูกเปิดเผย วิธีการที่เลือกใช้จะเริ่ม ต้นด้วยการแสดงผลภาษาที่ใช้บรรยายระบบฮาร์ดแวร์ที่เป็น อิสระ จากเทคโนโลยี (HDL) ของการออกแบบแกน การออกแบบระดับสูงนี้ จะถูก แบ่งย่อยให้เป็นฟังก์ชั่นหรือบล็อก บล็อกที่ไม่สามารถ กำจัดออกได้โดยไม่ส่งผล กระทบต่อบูรณภาพของการออกแบบแกนจะ ถูกระบุด้วยตัวบ่งชี้ " ต้องเก็บไว้ " การดำเนินการของรหัสในโปรแกรมเฉพาะงานทั้งหมด ซึ่งใช้งาน แกนจะถูก จำลองแบบการทำงานบนแบบจำลองระดับสูง กระบวนการ จำลองแบบการทำงาน จะรวบรวมข้อมูลที่บอกว่า บล็อกใดบ้างในแบบ จำลองที่ใช้และบล็อกใดที่ไม่ได้ใช้โดย รหัสในโปรแกรมเฉพาะ งาน ข้อมูลที่บอกว่า บล็อกใดไม่ได้ใช้จะถูกรวมเข้ากับข้อ มูลที่ บอกว่า บล็อกใดไม่สามารถกำจัดออกได้ ดังนั้นการออก แบบแกนในระดับสูงก็จะ ถูกตัดต่อ โดยการลบบล็อกในการออกแบบ แกน ซึ่งเป็นบล็อกที่ทั้งไม่ได้ใช้และที่กำจัด ออกได้ การออกแบบระดับสูงที่ใช้เฉพาะงานก็จะถูกสังเคราะห์ไปเป็น การออกแบบแกน ที่ขึ้นอยู่กับเทคโนโลยี กระบวนการสังเคราะห์ จะใช้วงจรเกตแทนบล็อก โดยกระจาย ป้ายที่ระบุว่าต้องเก็บไวไปยังวงจรเกตที่ถูกใช้แทนที่บล็อกที่ถูกระบุด้วยตัวบ่งชี้ "ต้อง เก็บไว้ " การจำลองแบบการทำงานของรหัสในโปรแกรมเฉพาะงานทั้งหมดจะถูก ทำ ซ้ำบนการออกแบบระดับต่ำ และจะรวบรวมข้อมูลที่เกี่ยวกับ ว่าวงจรเกตอันใดไม่ถูกใช้ โดยรหัสในโปรแกรมเฉพาะงาน ต่อมา การออกแบบระดับต่ำก็จะถูกตัดต่อโดยการ ลบวงจรเกตในแกนซึ่ง เป็นทั้งที่ไม่ได้ใช้และที่สามารถกำจัดออกได้
Claims (1)
1. วิธีการออกแบบวงจรรวมที่ใช้งานเฉพาะอย่าง ซึ่งวิธีการนี้ประกอบด้วยขั้นตอน ต่อไปนี้ a) การใช้โปรแกรมประยุกต์ที่จะดำเนินการโดย ASIC บนแบบ จำลองการทำงาน ของ ASIC โดยที่แบบจำลองประกอบด้วยทั้ง ฟังก์ชั่นที่กำจัดออกไม่ได้และที่กำจัดออก ได้ ซึ่งดำเนิน การโดย ASIC b) การสังเกตการทำงานของแบบจำลองในระหว่างขั้นตอนดังกล่าว ของการใช้ โปรแกรมประยุกต์ดังกล่าว โดยที่ขั้นตอนการตรวจ สังเกตประกอบด้วยการระบุ ฟังก์ชั่น ที่ดำเนินการได้โดย ASIC ซึ่งไม่ถูกใช้โดยโปรแกรมประยุกต์ และ แท็ก :
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH42282A3 true TH42282A3 (th) | 2001-01-03 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW421761B (en) | Verification support system | |
| DE69315576T2 (de) | Verfahren und testanlage zur entwicklung einer integrierten schaltung. | |
| CN101630286A (zh) | 一种自动化测试方法及装置 | |
| US6212493B1 (en) | Profile directed simulation used to target time-critical crossproducts during random vector testing | |
| JP4994393B2 (ja) | 単一のマスターモデルから異なる抽象化レベルの複数のモデルを生成するシステムと方法 | |
| TWI423058B (zh) | 模擬裝置、模擬方法及記錄有模擬程式之電腦可讀記錄媒體 | |
| US20090012771A1 (en) | Transaction-based system and method for abstraction of hardware designs | |
| TH42282A3 (th) | วิธีสร้างแกนวงจรเฉพาะงานที่ทำงานโดยอาศัยการสลับเปลี่ยนสภาวะ | |
| US7949509B2 (en) | Method and tool for generating simulation case for IC device | |
| Jacomet | FANTESTIC: Towards a powerful fault analysis and test pattern generator for integrated circuits | |
| WO2006007588A3 (en) | Method and system for test case generation | |
| JP2001044412A (ja) | 半導体シミュレーション装置 | |
| CN100527138C (zh) | 集成电路元件的模拟实例产生方法与装置 | |
| CN106126314A (zh) | 扩充指令的模拟方法和装置 | |
| DE69509965D1 (de) | Redundante Schmelzsicherungsmatrixanordnung für integrierten Speicher sowie Verfahren zu ihrem Betrieb | |
| CN118860889B (zh) | 一种行覆盖率中毛刺的过滤方法、电子设备及存储介质 | |
| US20060190233A1 (en) | Stimulus extraction and sequence generation for an electronic device under test | |
| JPS62172444A (ja) | 複数言語メツセ−ジ制御方式 | |
| CN118838840A (zh) | 一种过滤条件覆盖率中毛刺的方法、电子设备及存储介质 | |
| JP2525393B2 (ja) | 論理シミュレ−ションのテストカバレ−ジ方式 | |
| KR20000037574A (ko) | 가상 캐릭터를 이용한 게임 제작 방법 | |
| JPS60178795A (ja) | 状態遷移図作成処理方式 | |
| CN121300758A (zh) | 一种宏引用行内非宏内标识符处理方法、电子设备和介质 | |
| JPH05225277A (ja) | 設計支援装置 | |
| JPH0340053A (ja) | 複数通信手順制御方式 |