TH22982B - ตัวลดการสร้างแบบไขว้ของตัวถอดรหัสแบบหมุนวนสำหรับการถอดรหัสของรหัส ที่มีการไขว้จริงที่เหมาะสำหรับใช้ในเครื่องรับแบบหลายช่องของข้อมูลโทรทัศน์แบบดิจิตอล ที่ถูกอัดที่มีการแก้ความผิดพลาดไปข้างหน้าที่ส่งผ่านดาวเทียมภาคพื้นดินและสาย - Google Patents

ตัวลดการสร้างแบบไขว้ของตัวถอดรหัสแบบหมุนวนสำหรับการถอดรหัสของรหัส ที่มีการไขว้จริงที่เหมาะสำหรับใช้ในเครื่องรับแบบหลายช่องของข้อมูลโทรทัศน์แบบดิจิตอล ที่ถูกอัดที่มีการแก้ความผิดพลาดไปข้างหน้าที่ส่งผ่านดาวเทียมภาคพื้นดินและสาย

Info

Publication number
TH22982B
TH22982B TH9601002865A TH9601002865A TH22982B TH 22982 B TH22982 B TH 22982B TH 9601002865 A TH9601002865 A TH 9601002865A TH 9601002865 A TH9601002865 A TH 9601002865A TH 22982 B TH22982 B TH 22982B
Authority
TH
Thailand
Prior art keywords
symbols
group
symbol
ram
bit
Prior art date
Application number
TH9601002865A
Other languages
English (en)
Other versions
TH27555A (th
Inventor
รามาสวามี่ย์ นายคูมาร์
ซิดเนย์ สทีวาร์ท นายจอห์น
Original Assignee
นายโรจน์วิทย์ เปเรร่า
นายธเนศ เปเรร่า
Filing date
Publication date
Application filed by นายโรจน์วิทย์ เปเรร่า, นายธเนศ เปเรร่า filed Critical นายโรจน์วิทย์ เปเรร่า
Publication of TH27555A publication Critical patent/TH27555A/th
Publication of TH22982B publication Critical patent/TH22982B/th

Links

Abstract

ตัวลดการสร้างแบบไขว้ที่สามารถลดการสร้างรหัสไขว้แบบ 8-PSK และ 16, 32 , 64,128 และ 256 QAM ประกอบด้วย RAMs ช่อง I, ช่อง Q และตัวสร้างใหม่, ส่วนลอจิก ตัวลดการสร้าง 8-PSK และการเลือก MUX แต่ละ RAMs ประกอบด้วยตารางค้นหาที่ถูก โปรแกรม เลือกสำหรับ แต่ละหนึ่งของรหัส QAM RAM เช่น I และ RAN ช่อง Q ต่ะละตัวจะ มีความจะการเก็บ 768 บิด และจะส่งไปข้างหน้าของผลออกผ่านการเลือก MUX ตามผลออกตัวลด การสร้างแบบไขว้ในการตอบสนองต่อรหัสไขว้ QAM ซึ่งจะเป็นกำลังคู่ของ 2 (คือ 16, 64 หรือ 256) ที่ถูกเลือก ในการตอบสนองต่อรหัสไขว้ QAM ซึ่ง เป็นกำลังคี่ของ 2 (คือ 32 หรือ128) ที่ถูกเลือก ผลออกของ RAM ช่อง I และ RAM ช่อง Q จะถูกใช้ตามค่าเข้าไปยัง RAM ตัวสร้าง ใหม่ ซึ่ง มีความจุการเก็บ 320 บิต และผลออกของ RAM ตัวสร้างใหม่จะถูกส่งไปข้างหน้าผ่าน การเลือก MUX ตามผลออกตัวลดการสร้างแบบไขว้ ในการตอบสนองต่อรหัสไขว้ 8-PSK ที่ถูก เลือก ผลออกของส่วนลอจิกตัวลดการสร้าง 8-PSK จะถูกส่งไปข้างหน้าผ่านการเลือก MUX ตาม ผลออกตัวลดการสร้างแบบไขว้ รูปแบบนี้จะมีประสิทธิภาพทางโครงสร้าง และต้องการความจุการ จัดเก็บน้อยที่สุด เมื่อเทียบกับตัวลดการสร้างรหัสไขว้ ที่ใช้การจัดเก็บของ ROM สำหรับรหัสไขว้ 16, 32, 64,128, และ 256 QAM และ 8-PSK

Claims (9)

1. ตัวถอดรหัสแบบหมุนวน ของกลุ่มของรหัสไขว้จริง ที่แต่ละรหัสจะถูก กำหนดโดยลำดับของกลุ่มสัญลักษณ์ ที่เข้ารหัสแบบหมุนวน ที่ใช้เป็นสัญญาณเข้าดิจิตอลเฟสเดียว กัน (I) และต่างเฟส 90 ํ (Q) โดยที่กลุ่มของรหัสไขว้จริงประกอบด้วยรหัสที่แตกต่าง สำหรับแต่ละ กลุ่มของสัญลักษณ์ในระบบ I,Q ที่ประกอบด้วยกำลังคู่ของ 2 จำนวนของสัญลักษณ์ที่จัดเรียงใน การสร้างบิตไปยังสัญลักษณ์ กรอบสี่เหลี่ยมเพื่อสร้างกลุ่มสัญลักษณ์กรอบสี่เหลี่ยม ที่มีจำนวนมาก ที่สุดของกลุ่มสัญลักษณ์ กรอบสี่เหลี่ยมประกอบด้วย 22y สัญลักษณ์ โดยที่ Y เป็นจำนวนต็มบวกที่ หนึ่งที่มีค่ากำหนดของอย่างน้อย 2 และโดยที่ตัวถอดรหัสแบบหมุนวน ประกอบด้วยตัวลดการ สร้างแบบไขว้ สำหรับการลดการสร้างแต่ละกลุ่มของรหัสไขว้จริง การปรับปรุงที่ (1) การสร้างบิต ไปยังสัญลักษณ์ของกรอบสี่เหลี่ยมของแต่ละกลุ่ม จะเป็นแบบที่เซลสลับของแถวที่ของกรอบ สี่เหลี่ยม จะกำหนดกลุ่มย่อยที่สองของสัญลักษณ์ เซลที่เหลือของแถวคี่ของกรอบสี่เหลี่ยม จะ กำหนดกลุ่มย่อยที่สองของสัญลักษณ์ เซลสลับของแถวคู่ของกรอบสี่เหลี่ยมจะกำหนดกลุ่มย่อยที่ สามของสัญลักษณ์ และเซลที่เหลือของแถวคู่ของกรอบสี่เหลี่ยมจะกำหนดกลุ่มย่อยที่สี่ของ สัญลักษณ์ และ (2) ตัวลดการสร้างแบบไขว้ประกอบด้วย หน่วยความจำแบบเข้าถึงอย่างสุ่ม (RAM) ช่อง I ที่มีความลึก 2(x+2) ตำแหน่งจัดเก็บ โดยที่ X เป็นจำนวนเต็มบวกที่สองที่มีค่ากำหนดมากกว่าจำนวนเต็มบวกที่หนึ่ง ซึ่งแต่ละตำแหน่ง จัดเก็บมีความกว้างที่น้อยที่สุดที่พอเพียง เพื่อเก็บการส่งเข้าของตารางค้นหาการกำหนด I ของ Y บิต RAM ช่อง Q ที่มีความลึก 2(x+2) ตำแหน่งจัดเก็บ ซึ่งแต่ละตำแหน่งจัดเก็บมีความ กว้างที่น้อยที่สุดที่พอเพียง เพื่อเก็บการส่งเข้าของตารางค้นหาการกำหนด Q ของ Y บิต ส่วนที่หนึ่ง สำหรับการส่งค่าเข้า X บิตที่หนึ่งไปยัง RAM ช่อง I เพื่อกำหนดค่า ของสัญญาณเข้าดิจิตอลเฟสเดียวกัน (I) และสำหรับการส่งค่าเข้า X บิต ที่สองไปยัง RAM ช่อง Q เพื่อกำหนดค่าของสัญญาณเข้าดิจิตอล ควอดดาร์เจอร์ (Q) ส่วนที่สองสำหรับการส่งค่าเข้า 2 บิต ไปยังทั้ง RAM ช่อง I และ RAM ช่อง Q เพื่อ กำหนดค่าของสัญญาณเข้าดิจิตอล ควอดคาร์เจอร์ (Q) ส่วนที่สอง สำหรับการส่งค่าเข้า 2 บิต ไปยังทั้ง RAM ช่อง I และ RAM ช่อง Q เพื่อกำหนดกลุ่มหนึ่งที่เลือกจากสี่กลุ่มย่อย ตามค่าฐานสองของค่าเข้า 2 บิต ที่ใช้ ส่วนที่สาม สำหรับการโหลดล่วงหน้า ตารางค้นหาของ RAM ช่อง I ตามกลุ่ม หนึ่งที่เลือกจากกลุ่มสัญลักษณ์ที่การสร้างบิตองค์ประกอบ I ของสัญลักษณ์ ดังกล่าวของหนึ่งกลุ่ม ย่อยที่เลือกจากสี่กลุ่มย่อยของกลุ่มที่เอกจากกลุ่ม ซึ่งติดกับค่าที่กำหนดโดยสัญญาณเข้าดิจิตอลเฟส เดียวกัน (I) ไปยัง RAM ช่อง I จะถูกอ่านออกเป็นผลออกของ RAM ช่อง I และ ส่วนที่สี่ สำหรับการโหลดล่วงหน้า ตารางค้นหาของ RAM ช่อง Q ตามกลุ่มหนึ่ง ที่เลือกจากกลุ่มของสัญลักษณ์ที่การสร้างบิตองค์ประกอบ Q ของสัญลักษณ์ดังกล่าวของหนึ่งกลุ่ม ย่อยที่เลือกจากสี่กลุ่มย่อยของหนึ่งกลุ่มที่เลือกจากกลุ่ม ซึ่งติดกับค่าที่กำหนดโดยสัญญาณเข้า ดิจิตอลควอดคาร์เจอร์ (Q) ไปยัง RAM ช่อง Q จะถูกอ่านออกเป็นผลออกของ RAM ช่อง Q 2. ตัวถอดรหัสแบบหมุนวน ที่กำหนดในข้อถือสิทธิที่ 1 การสร้างบิตไปยังสัญลักษณ์ของกรอบสี่เหลี่ยม ของแต่ละกลุ่มจะเป็นในแบบที่ ส่วนที่สามจะใช้บิตที่เข้ารหัสเกรย์ฐานสอง เพื่อสร้างบิตตารางค้นหาที่ถูกโหลดล่วงหน้าของ RAM ช่อง I และส่วนที่สี่จะใช้บิตฐานสองที่เข้ารหัสเกรย์ เพื่อสร้างบิตตารางค้นหา ที่ถูกโหลดล่วงหน้า ของ RAM ช่อง Q 3. ตัวถอดรหัสแบบหมุนวน ที่กำหนดในข้อถือสิทธิที่ 2 กลุ่มของสัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยกำลังคู่ที่แตกต่างของสองจำนวน ของสัญลักษณ์ที่จัดเรียงในกรอบสี่เหลี่ยม ประกอบด้วย 16 สัญลักษณ์กลุ่ม QAM, 64 สัญลักษณ์ กลุ่ม QAMและ 256 สัญลักษณ์กลุ่ม QAM ค่าของ Y เป็น 3; และ ค่าของ X เป็น 6 4. ตัวถอดรหัสแบบหมุนวน ที่กำหนดในข้อถือสิทธิที่ 1 กลุ่มของรหัสไขว้จริง ยังประกอบด้วยรหัสที่แตกต่างสำหรับแต่ละกลุ่มของ สัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยจำนวนคี่ของ 2 จำนวนของสัญลักษณ์ ที่จัดเรียงในการ สร้างบิตไปยังสัญลักษณ์ กรอบไขว้เพื่อสร้างกลุ่มของสัญลักษณ์กรอบไขว้ ที่มีจำนวนมากที่สุดของ กลุ่มสัญลักษณ์กรอบไขว้ประกอบด้วย 2Z สัญลักษณ์ โดยที่ Z เป็นจำนวนเต็มบวกที่สาม ที่มีค่า กำหนดอย่างน้อย 5 ซึ่งค่า X ของจำนวนเต็มบวกที่สองมีค่ามากกว่า Z/2 และการสร้างบิตไปยัง สัญลักษณ์ของกรอบไขว้ ของแต่ละกลุ่มจะเป็นเซลสลับของแถวคี่ของกรอบไขว้ที่กำหนดกลุ่มย่อย ที่หนึ่งของสัญลักษณ์ เซลที่เหลือของแถวคี่ของกรอบไขว้จะกำหนดกลุ่มย่อยที่สองของสัญลักษณ์ เซลสลับของแถวคู่ของกรอบไขว้ จะกำหนดกลุ่มย่อยที่สามขอสัญลักษณ์ และเซลที่เหลือของแถว คู่ของกรอบไขว้ จะกำหนดกลุ่มย่อยที่สี่ของสัญลักษณ์ และซึ่ง ตารางค้นหาของ RAM ช่อง I เมื่อถูกโหลดล่วงหน้า โดยส่วนที่สามตามหนึ่งกลุ่ม ที่เลือกจากกลุ่ม ที่เป็นกำลังคี่ของสองสัญลักษณ์ จะทำหน้าที่ (I) ให้การสร้างบิตไปยังสัญลักษณ์ ที่เหมือนกันสำหรับองค์ประกอบ I ของแต่ละหนึ่งของ 4 กลุ่มย่อย และ (2) การสร้างบิตไปยัง สัญลักษณ์นี้ประกอบด้วยจำนวนกำหนดของคอลัมน์ของกรอบสี่เหลี่ยม ซึ่งจำนวนกำหนดของ คอลัมน์ จะเป็นจำนวนสูงสุดของคอลัมน์ในหนึ่งของสี่กลุ่มย่อยของกรอบไขว้ของหนึ่งกลุ่มที่เลือก จากกลุ่มของกำลังคี่ของสองสัญลักษณ์ ตารางค้นหาของ RAM ช่อง Q เมื่อถูกโหลดล่วงหน้า โดยส่วนที่สี่ตามหนึ่งกลุ่มที่ เลือกจากกลุ่มที่เป็นกำลังคี่ของสองสัญลักษณ์ จะทำหน้าที่ (1) ให้การสร้างบิตไปยังสัญลักษณ์ ที่ เหมือนกันสำหรับองค์ประกอบ Q ของแต่ละหนึ่งของ 4 กลุ่มย่อย และ (2) การสร้างบิตไปยัง สัญลักษณ์นี้ประกอบด้วยจำนวนกำหนดของแถวของกรอบสี่เหลี่ยม ซึ่งจำนวนกำหนดของแถวจะ เป็นจำนวนสูงสุดของแถวในหนึ่งของสี่กลุ่มย่อยของกรอบไขว้ ของหนึ่งกลุ่มที่เลือกจากกลุ่มของ กำลังคี่ของสองสัญลักษณ์ และ ตัวลดการสร้างแบบไขว้ประกอบต่อมาด้วย (1) RAM ตัวสร้างใหม่ที่ตอบสนอง ต่อค่าเข้า 2 บิต, ค่าออกของ RAM ช่อง I และค่าออกของ RAM ช่อง Q ที่ถูกใช้ตามค่าเข้าสำหรับ การสร้างใหม่ของการสร้างบิตไปยังสัญลักษณ์ของกรอบสี่เหลี่ยมของสัญลักษณ์ที่กำหนดโดยทั้ง องค์ประกอบ I ที่เกิดที่จุดออกของ RAM ช่อง I และองค์ประกอบ Q ที่เกิดที่จุดออกของ RAM ช่อง Q ไปเป็นการสร้างบิตไปยังสัญลักษณ์กรอบสี่เหลี่ยม ที่จุดออกของตัวสร้างใหม่ ซึ่งกรอบสี่เหลี่ยม ผลออกของตัวสร้างใหม่ที่ประกอบด้วย ทั้งเซลสัญลักษณ์ที่กำหนดที่สร้างหนึ่งใดๆ ของสี่กลุ่มย่อย และอย่างน้อยหนึ่งเซลสัญลักษณ์เพิ่มเติมที่อยู่ที่อย่างน้อยหนึ่งมุมของกรอบสี่เหลี่ยมผลออกของตัว สร้างใหม่ การสร้างบิตเซลสัญลักษณ์เพิ่มเติมจะเป็นการซ้ำของการสร้างบิตของเซลสัญลักษณ์ที่ กำหนดที่จะถูกวางตำแหน่งต่อเนื่องกับหนึ่งมุมของกรอบสี่เหลี่ยม และ (2) ส่วนเลือก (a) ที่ ตอบสนองต่อหนึ่งกลุ่มที่เลือกจากกลุ่มที่เป็นกำลังคี่ของสองสัญลักษณ์สำหรับการส่งไปข้างหน้า ของผลออกของ RAM ของตัวสร้างใหม่เพื่อเป็นผลออกของตัวลดการการสร้างแบบไขว้ และ(b) ที่ ตอบสนองต่อหนึ่งกลุ่มที่เลือกจากกลุ่มที่เป็นกำลังคู่ของสองสัญลักษณ์สำหรับการส่งไปข้างหน้า โดยตรงของผลออกตามลำดับของ RAM ช่อง I และ RAM ช่อง Q เพื่อเป็นผลออกของตัวลดการ สร้างอย่างไขว้ 5. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 4 กลุ่มที่แน่นอนของสัญลักษณ์จะแสดงกำลังคี่ของ 2 จำนวนของสัญลักษณ์เท่ากับ 5 ผลออกจาก RAM ช่อง I ประกอบด้วย 2 บิตที่จะถูกจำกัดเพื่อแสดงเฉพาะ 3 ใน 4 ของ ค่าฐานสองที่เป็นไปได้ ซึ่ง 3 ค่าฐานสองเหล่านี้จะกำหนด 3 คอลัมน์ ของกรอบสี่เหลี่ยมขนาด 3 x 3 โดยที่จะมีกลุ่มย่อย 8 สัญลักษณ์ไม่สมมาตร อยู่ภายในกรอบสี่เหลี่ยมขนาด 3 x 3 ที่ มีการสร้างบิต ไปยังสัญลักษณ์ที่แตกต่างสำหรับแต่ละหนึ่งของ 4 กลุ่มย่อยที่จุดออกของตัวสร้าง ใหม่ซึ่งการสร้างบิตซ้ำเซลสัญลักษณ์เพิ่มเติมเดี่ยวสำหรับแต่ละหนึ่งที่แยกของ 4 กลุ่มย่อย และเซล สัญลักษณ์เพิ่มเติมเดี่ยวจะถูกวางตำแหน่งที่แตกต่างของ 4 มุม ของกรอบสี่เหลี่ยม 3 x 3 เฉพาะกรอบ ที่ตรงกับแต่ละหนึ่งที่แยกของ 4 กลุ่มย่อย 6. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 4 กลุ่มที่แน่นอนของสัญลักษณ์จะแสดงกำลังคี่ที่กำหนดของสองจำนวนของ สัญลักษณ์ที่มากกว่า 5 โดยที่สัญลักษณ์ของแต่ละหนึ่งของ 4 กลุ่มย่อย ของกลุ่มที่แน่นอนของกำลัง คี่ที่กำหนดของ 2 จำนวนสัญลักษณ์ที่มากกว่า 5 จะถูกจัดเรียงในกรอบไขว้ ผลออกจาก RAM ช่อง I ประกอบด้วยกลุ่มของอย่างน้อย 3 บิต โดยที่จำนวนของ ค่าฐานที่สองที่แสดงโดยกลุ่มของบิต จะถูกจำกัด เพื่อการแสดงจำนวน K ของคอลัมน์ในกรอบไขว้ ของหนึ่งใดๆ ของสี่กลุ่มย่อย โดยที่ K จะเป็นจำนวนเต็มบวกที่สี่ ผลออกจาก RAM ช่อง Q ประกอบด้วยกลุ่มของอย่างน้อย 3 บิต โดยที่จำนวนของ ค่าฐานสองที่แสดงโดยกลุ่มของบิต จะถูกจำกัดเพื่อการแสดงจำนวน K ของคอลัมน์ในกรอบไขว้ของ หนึ่งใดๆ ของสี่กลุ่มย่อย โดยที่จะมีกลุ่มย่อยสัญลักษณ์กรอบไขว้สมมาตร ที่วางอยู่ภายในกรอบสี่เหลี่ยม K x K ที่มีการสร้างบิต ไปยังสัญลักษณ์เดียวกัน สำหรับแต่ละหนึ่งของ 4 กลุ่มย่อยที่จุดออกของตัว สร้างใหม่ ซึ่งบิตซ้ำจะสร้างอย่างน้อยหนึ่งเซลสัญลักษณ์เพิ่มเติมที่อยู่แต่ละหนึ่งของสี่มุม ของกรอบ สี่เหลี่ยม K x K สำหรับแต่ละสี่กลุ่มย่อย 7. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 4 การสร้างบิตไปยังสัญลักษณ์ที่เกิดที่แต่ละจุดออกของ RAM ช่อง I, RAM ช่อง Q และ RAM ตัวสร้างใหม่ประกอบด้วยบิตรหัสเกย์ฐานสอง 8. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 7 กลุ่มของสัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยกำลังคู่ที่แตกต่างของ 2 จำนวน สัญลักษณ์ที่จัดเรียงในกรอบสี่เหลี่ยม จะมี 16 สัญลักษณ์กลุ่ม QAM, 64 สัญลักษณ์กลุ่ม QAM และ 256 สัญลักษณ์กลุ่ม QAM กลุ่มของสัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยกำลังคู่ที่แตกต่างของ 2 จำนวน สัญลักษณ์ที่จัดเรียงในกรอบไขว้จะมี 32 สัญลักษณ์กลุ่ม QAM และ 128 สัญลักษณ์กลุ่ม QAM ค่าของ Y เป็น 3; ค่าของ Z เป็น 7;และ ค่าของ X เป็น 6 9. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 8 กลุ่มของรหัสไขว้จริงยังประกอบด้วยรหัสที่แตกต่างสำหรับกลุ่ม 8-PSK ของ 8 สัญลักษณ์ในระนาบ I,Q ซึ่ง 8 สัญลักษณ์จะถูกกระจายในแนวรัศมีสมมาตรรอบจุดเริ่มต้นของ ระนาบ I,Q ที่มีแต่ละหนึ่งของ 8 สัญลักษณ์ที่ถูกทำให้แตกต่างเชิงมุม 22.5 ํ ตามแกนของระนาบ I,Q และกลุ่ม 8-PSK ของ 8 สัญลักษณ์จะมีการสร้างบิตไปยังสัญลักษณ์ 3 บิต ซึ่งกลุ่ม 8-PSK จะถูก แบ่งเป็น 4 กลุ่มย่อยที่แต่ละกลุ่มมี 2 สัญลักษณ์ตามค่าเลขฐานสองที่แสดงโดย 2 บิต ที่มีความสำคัญ น้อยที่สุดของ 3 บิต และ 2 สัญลักษณ์ของแต่ละหนึ่งของ 4 กลุ่มย่อย จะถูกทำให้แตกต่างกันตามค่า ฐานสองที่แสดงโดย 1 บิต ที่สำคัยสูงสุดของ 3 บิต ตัวลดการสร้างแบบไขว้ประกอบต่อมาด้วยลอจิกตัวลดการสร้าง 8-PSK ที่ตอบ สนองต่ (1) ค่าเข้า X บิต ที่หนึ่งที่ถูกใช้เป็นค่าเข้าที่หนึ่งเพื่อกำหนดค่าของสัญลักษณ์เข้าดิจิตอลเฟส เดียวกัน (I) ,(2) ค่าเข้า X บิตที่ 2 ที่จะถูกใช้เป็นค่าเข้าที่ 2 เพื่อกำหนดค่าของสัญลักษณ์เข้าดิจิตอล ควอตคาร์เจอร์ (Q) และ (3) ค่าเข้า 2 บิต ที่จะถูกใช้เป็นค่าเข้าที่ 3 เพื่อเลือกหนึ่งของ 4 กลุ่มย่อยของ กลุ่ม 8-PSK ตามค่าฐานสองที่แสดงโดยค่าเข้า 2 บิต ที่ใช้และในการตอบสนองต่อค่าเข้าที่หนึ่ง, สองและสาม ส่วนลอจิกตัวลดการสร้าง 8-PSK จะรับผลออก 1 บิต ที่แสดงค่าฐานสองของ 1 บิต ที่ สำคัญมากสุดของ 3 บิต ของการสร้างบิตไปยังสัญลักษณ์ ซึ่งจะเป็นการแสดงของหนึ่งของ 2 สัญลักษณ์ของหนึ่งกลุ่มย่อยที่เลือกจาก 4 กลุ่มย่อยของกลุ่ม 8-PSK ที่มีระยะติด (I+Q) กับตำแหน่ง ของสัญลักษณ์ในระนาบ I,Q ที่กำหนดโดยค่าตามลำดับของสัญลักษณ์เข้าดิจิตอลเฟสเดียวกัน (I) ที่ ใช้เป็นค่าเข้าที่หนึ่งและสัญญาณเข้าดิจิตอลควอดคาร์เจอร์ (Q) ที่ใช้เป็นค่าเข้าที่สอง และ ส่วนเลือกที่ยังตอบสนองต่อการเลือกของกลุ่ม 8-PSK ที่ส่งไปข้างหน้า ซึ่งผลออก 1 บิต จากส่วนลอจิกตัวลดการสร้าง 8-PSK ให้เป็นผลออกของตัวลดการสร้างแบบไขว้ 1 0. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 9 การสร้างบิตไปยังสัญลักษณ์ของ 8 สัญลักษณ์ของกลุ่ม 8-PSK จะเป็นแบบที่ สัญลักษณ์ในควอดแดนท์ที่หนึ่งขอระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ตามแกน I จะถูกสร้างด้วย ค่าฐานสอง 000, สัญลักษณ์ในควอดแดนท์ที่หนึ่งของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตามแกน Q จะถูกสร้างด้วยค่าฐานสอง 001, สัญลักษณ์ในควอแดนท์ที่สองของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตามแกน I จะถูกสร้างด้วยค่าฐานสอง 010, สัญลักษณ์ในควอดแดนท์ที่สองของระนาบ I,G ที่ถูกกำหนดที่ 22.5 ํ ตามแกน Q จะถูกสร้างด้วยค่าฐานสอง 011, สัญลักษณ์ในควอดแดนท์ที่สาม ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตามแกน I จะถูกสร้างด้วยเลขฐานสอง 100 สัญลักษณ์ใน ควอดแดนท์ที่สามของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตามแกน Q จะถูกสร้างด้วยค่าฐานสอง 101, สัญลักษณ์ในควอดแดนท์ที่สี่ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตามแกน I จะถูกสร้างด้วย ค่าเลขฐานสอง 110 และสัญลักษณ์ในควอดแดนท์ที่สี่ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ ตาม แกน Q จะถูกสร้างด้วยค่าฐานสอง 111; และ ส่วนลอจิกตัวลดการสร้าง 8-PSK ที่ประกอบด้วยส่วนสำหรับการสืบทอดค่าฐาน สองของ "1" สำหรับผลออก 1 บิต เท่านั้นถ้าผลของค่าตัวเลขของสัญลักษณ์เข้าดิจิตอลเฟสเดียวกัน (I) คูณค่าตัวเลขของ I1 น้อยกว่าผลของค่าตัวเลขของสัญญาณเข้าดิจิตอลควอดดาร์เจอร์ (Q) คูณค่า ตามตัวเลขของ Q2 โดยที่ค่าตามตัวเลขของ I1 เป็น 9 สำหรับกลุ่มย่อย 00, 4 สำหรับกลุ่มย่อย 01,-9 สำหรับกลุ่มย่อย 10 และ -4 สำหรับกลุ่มย่อย 11 และค่าตามตัวเลขของ Q2 จะเป็น -4 สำหรับกลุ่ม ย่อย 00,-9 สำหรับกลุ่มย่อย 01, -4 สำหรับกลุ่มย่อย 10 และ -9 สำหรับกลุ่มย่อย 11 1
1. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 10 ตัวถอดรหัสแบบหมุนวนจะเป็นส่วนประกอบของเครื่องรับแบบหลายช่อง 1
2. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 11 เครื่องรับแบบหลายช่องจะเป็นจะเป็นเครื่องรับโทรทัศน์แบบดิจิตอล สำหรับการ รับข้อมูลโทรทัศน์แบบดิจิตอลที่ถูกอัดที่ถูกแก้ความผิดพลาดแบบไปข้างหน้าที่ส่งเข้ามา 1
3. ในตัวถอดรหัสแบบหมุนวนของกลุ่มของรหัสไขว้จริง ซึ่งแต่ละรหัสถูก กำหนดโดยลำดับของกลุ่มสัญลักษณ์ ที่ถูกเข้ารหัสแบบหมุนวนที่ใช้เป็นสัญญาณเข้าดิจิตอลเฟส เดียวกัน (I) และเฟสต่างกัน 90 ํ (Q) ที่ส่งเข้าโดยที่กลุ่มของรหัสไขว้จริงประกอบด้วยรหัสที่แตก ต่างสำหรับแต่ละกลุ่มของสัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยกำลังคี่ของ 2 จำนวนสัญลักษณ์ ที่จัดเรียงในการสร้างบิตไปยังสัญลักษณ์กรอบไขว้ เพื่อสร้างกลุ่มของสัญลักษณ์กรอบไขว้ที่มี จำนวนมากที่สุดของกลุ่มสัญลักษณ์กรอบไขว้ ประกอบด้วย 2Z สัญลักษณ์ โดยที่ Z เป็นจำนวนเต็ม บวกที่หนึ่งที่มีค่าที่กำหนดอย่างน้อย 5 และโดยที่ตัวถอดรหัสแบบหมุนวนประกอบด้วยตัวลดการ สร้างแบบไขว้สำหรับการลดการสร้างแต่ละกลุ่มของรหัสไขว้จริง การปรับปรุงที่หาการสร้างบิตไป ยังสัญลักษณ์ของกรอบไขว้ของแต่ละกลุ่ม จะเป็นแบบที่เซลสลับของแถบที่ของกรอบไขว้จะ กำหนดกลุ่มย่อยที่หนึ่งของสัญลักษณ์เซลที่เหลือของแถวคี่ของกรอบไขว้ จะกำหนดกลุ่มย่อยที่สอง ของสัญลักษณ์ เซลสลับของแถวคู่ของกรอบไขว้จะกำหนดกลุ่มย่อยที่สามของสัญลักษณ์ และเซลที่ เหลือของแถวคู่ของกรอบไขว้ จะกำหนดกลุ่มย่อยที่สี่ของสัญลักษณ์ และ (2) ตัวลดการสร้างแบบ ไขว้ประกอบด้วย หน่วยความจำแบบเข้าถึงอย่างสุ่ม (RAM) ช่อง I ที่มีความลึก 2(x+2) ตำแหน่งจัดเก็บ โดยที่ x เป็นจำนวนเต็มบวกที่สองที่มีค่ากำหนดมากกว่าครึ่งของจำนวนเต็มบวกที่หนึ่ง แต่ละ ตำแหน่งจัดเก็บจะมีความกว้างน้อยที่สุดที่พอเพียงเพื่อเก็บการส่งเข้าของตารางค้นหาการกำหนด I ของ b บิต โดยที่ b = z/2+1/2 RAM ช่อง Q ที่มีความลึก 2(x+2) ตำแหน่งจัดเก็บ ซึ่งแต่ละตำแหน่งจัดเก็บมีความ กว้างน้อยที่สุดพอเพียงเพื่อเก็บการส่งเข้าของตารางค้นหาการกำหนด Q ของ b บิต ส่วนที่หนึ่งสำหรับการส่งค่าเข้า x บิตที่หนึ่งไปยัง RAM ช่อง I เพื่อกำหนดค่าของ สัญญาณเข้าดิจิตอลเฟสเดียวกัน (I) และสำหรับการส่งค่าเข้า x บิตที่สองไปยัง RAM ช่อง Q เพื่อ กำหนดค่าของสัญญาณเข้าดิจิตอลควอดคาร์เจอร์ (Q) ส่วนที่สองสำหรับการส่งค่าเข้า 2 บิต ไปยังทั้ง RAM ช่อง I และ RAM ช่อง Q เพื่อ กำหนดหนึ่งกลุ่มย่อยที่เลือกจากกลุ่มย่อย ตามค่าฐานสองของค่าเข้า 2 บิต ที่ส่ง ส่วนที่สามสำหรับการโหลดล่วงหน้า ตารางค้นหาของ RAM ช่อง I ตามหนึ่งกลุ่ม ที่เลือกจากกลุ่มของกำลังคี่ของ 2 สัญลักษณ์ ซึ่งการสร้างบิต องค์ประกอบ I ของสัญลักษณ์ ดังกล่าว ของหนึ่งกลุ่มย่อยที่เลือกจากกลุ่มย่อยของหนึ่งกลุ่มที่เลือกจากกลุ่ม ซึ่งมีค่าใกล้กับค่าที่ กำหนด โดยสัญญาณเข้าดิจิตอลเฟสเดียวกัน (I) ไปยัง RAM ช่อง I จะถูกอ่านออกเป็นผลออกของ RAM ช่อง I เพื่อ (1) ให้การสร้างบิตไปยังสัญลักษณ์เดียวกัน สำหรับองค์ประกอบ I ของแต่ละหนึ่ง ของ 4 กลุ่มย่อย และ (2) การสร้างบิตไปยังสัญลักษณ์นี้ประกอบด้วยจำนวนกำหนดของคอลัมน์ ของกรอบสี่เหลี่ยม ในซึ่งจำนวนกำหนดของคอลัมน์จะเป็นจำนวนสูงสุด ของคอลัมน์ในหนึ่งของสี่ กลุ่มย่อยของกรอบไขว้ของหนึ่งกลุ่มที่เลือกจากกลุ่มของกำลังคี่ของ 2 สัญลักษณ์ ส่วนที่สี่สำหรับการโหลดล่วงหน้าตารางค้นหาของ RAM ช่อง Q ตามหนึ่งกลุ่มที่ เลือกจากกลุ่มของกำลังคี่ของสองสัญลักษณ์ ซึ่งการสร้างบิต องค์ประกอบ Q ของสัญลักษณ์ ดังกล่าว ของหนึ่งกลุ่มย่อยที่เลือกจากสี่กลุ่มย่อยของหนึ่งกลุ่มที่เลือกจากกลุ่ม ซึ่งจะมีค่าใกล้กับค่า กำหนดโดยสัญญาณเข้าดิจิตอลควอดคาร์เจอร์ (Q) ไปยัง RAM ช่อง Q จะถูกอ่านออกตามผลของ RAM ช่อง Q เพื่อ (1) ให้การสร้างบิตไปยังสัญลักษณ์เดียวกัน สำหรับองค์ประกอบ Q ของแต่ละ กลุ่มย่อยของ 4 กลุ่มย่อย และ (2) การสร้างบิตไปยังสัญลักษณ์นี้ประกอบด้วยจำนวนที่กำหนดของ แถวของกรอบสี่เหลี่ยม ซึ่งจำนวนกำหนดของแถวจะเป็นจำนวนสูงสุดของแถวในหนึ่งของสี่กลุ่ม ย่อย ของกรอบไขว้ของหนึ่งกลุ่มที่เลือกจากกลุ่มของกำลังคี่ของ 2 สัญลักษณ์; และ RAM ตัวสร้างใหม่ ที่ตอบสนองต่อค่าเข้า 2 บิต, ผลออกของ RAM ช่อง I และผล ออกของ RAM ช่อง Q ที่ถูกใช้เป็นค่าเข้าสำหรับการสร้างใหม่ของการสร้างบิต ไปยังสัญลักษณ์ ของกรอบสี่เหลี่ยมของสัญลักษณ์ที่กำหนด โดยทั้งองค์ประกอบ I ที่เกิดที่จุดออกของ RAM ช่อง I และองค์ประกอบ Q ที่เกิดที่จุดออกของ RAM ช่อง Q ไปยังการสร้างบิตไปยังสัญลักษณ์กรอบ สี่เหลี่ยมที่จุดออกของตัวสร้างใหม่ ซึ่งกรอบสี่เหลี่ยมผลออกของตัวสร้างใหม่ ประกอบด้วยทั้งเซล สัญลักษณ์ที่กำหนดที่สร้างหนึ่งกลุ่มย่อยใดๆ ของ 4 กลุ่มย่อย และอย่างน้อยหนึ่งเซลสัญลักษณ์ เพิ่มเติม ที่อยู่ที่อย่างน้อยหนึ่งมุมของกรอบสี่เหลี่ยมผลออกตัวสร้างใหม่ การสร้างบิตของหนึ่งเซล สัญลักษณ์เพิ่มเติมจะเป็นการซ้ำของการสร้างบิตเซลสัญลักษณ์ที่กำหนด ที่ถูกกำหนดตำแหน่ง ต่อเนื่อง กับหนึ่งมุมของกรอบสี่เหลี่ยม 1
4. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 13 กลุ่มที่แน่นอนของสัญลักษณ์จะแสดงกำลังคี่ของ 2 จำนวนสัญลักษณ์ที่เท่ากับ 5 ผลออกจาก RAM ช่อง I ประกอบด้วย 2 บิต ที่จะถูกกำจัดเพื่อแสดงเฉพาะ 3 ใน 4 ของค่าฐานสองที่เป็นไปได้ ซึ่งค่าฐานสอง 3 ค่าจะกำหนด 3 คอลัมน์ของกรอบสี่เหลี่ยม 3 x3 ผลออกจาก RAM ช่อง Q ประกอบด้วย 2 บิต ที่จะถูกจำกัดเพื่อแสดงเฉพาะ 3 ใน 4 ของค่าฐานสองที่เป็นไปได้ซึ่งค่าฐานสอง 3 ค่าจะกำหนด 3 แถวของกรอบสี่เหลี่ยม 3 x 3 โดยที่จะมีกลุ่มย่อย 8 สัญลักษณ์ที่ไม่สมมาตรที่วางอยู่ภายในกรอบสี่เหลี่ยม 3 x 3 ที่มีการสร้างบิตไปยังสัญลักษณ์ที่แตกต่างสำหรับแต่ละหนึ่งของ 4 กลุ่มย่อยที่จุดออกของตัวสร้าง ใหม่ ซึ่งบิตซ้ำจะสร้างหนึ่งเซลสัญลักษณ์เพิ่มเติมสำหรับแต่ละหนึ่งที่แยกของ 4 กลุ่มย่อย และหนึ่ง เซลสัญลักษณ์เพิ่มเติม จะอยู่ที่มุมที่ต่างกันของสี่มุมของกรอบสี่เหลี่ยม 3x3 แต่ละอันที่ตรงกับแต่ละ หนึ่งที่แยกของ 4 กลุ่มย่อย 1
5. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 13 กลุ่มที่แน่นอนของสัญลักษณ์จะแสดงกำลังที่ ที่กำหนดของสองจำนวนสัญลักษณ์ ที่มากกว่า 5 โดยที่สัญลักษณ์ของแต่ละหนึ่งของสี่กลุ่มย่อยของกลุ่มที่แน่นอนของกำลัง คี่ที่กำหนด ของ 2 จำนวนสัญลักษณ์ที่มากกว่า 5 จะถูกจัดเรียงในกรอบไขว้ ผลออกจาก RAM ช่อง I ประกอบด้วยกลุ่มที่มีอย่างน้อย 3 บิต โดยที่จำนวนค่า ฐานสองที่แสดงโดยกลุ่มของบิต จะถูกจำกัดเพื่อการแสดงจำนวน K ของคอลัมน์ในกรอบไขว้ของ หนึ่งกลุ่มย่อยใดๆ ของ 4 กลุ่มย่อย โดยที่ K เป็นจำนวนเต็มบวกที่สี่ ผลออกจาก RAM ช่อง Q ประกอบด้วยกลุ่มที่มีอย่างน้อย 3 บิต โดยที่จำนวนค่า ฐานสองที่แสดงโดยกลุ่มของบิตจะถูกจำกัดเพื่อการแสดงจำนวน K ของแถวในกรอบไขว้ของหนึ่ง กลุ่มย่อยใดๆ ของ 4 กลุ่มย่อย โดยที่จะมีกลุ่มย่อยสัญลักษณ์กรอบไขว้สมมาตรที่ที่อยู่ภายในกรอบสี่เหลี่ยม K x K ที่มีการสร้างบิตไปยังสัญลักษณ์เดียวกัน สำหรับแต่ละหนึ่งของ 4 กลุ่มย่อยที่จุดออกของตัวสร้าง ใหม่ ซึ่งบิตซ้ำจะสร้างอย่างน้อยหนึ่งเซลสัญลักษณ์เพิ่มเติมที่อยู่ที่แต่ละหนึ่งของ 4 มุมของกรอบ สี่เหลี่ยม K x K สำหรับแต่ละหนึ่งของ 4 กลุ่มย่อย 1
6. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 13 การสร้างบิตไปยังสัญลักษณ์ที่เกิดที่แต่ละจุดออกของ RAM ช่อง I,RAM ที่ช่อง Q และ RAM ตัวสร้างใหม่ประกอบด้วยบิตรหัสเกรย์ฐานสอง 1
7. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 16 กลุ่มของสัญลักษณ์ในระนาบ I,Q ที่ประกอบด้วยกำลังคี่ที่แตกต่างของสองจำนวน สัญลักษณ์ที่จัดเรียงในกรอบไขว้ ประกอบด้วยกลุ่ม QAM 32 สัญลักษณ์ และกลุ่ม QAM 128 สัญลักษณ์ ค่าของ Z เป็น 7; และ ค่าของ X เป็น 6 1
8. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 17 กลุ่มของรหัสไขว้จริงยังประกอบด้วยรหัสที่แตกต่างสำหรับกลุ่ม 8-PSK ของ 8 สัญลักษณ์ในระนาบ I,Q ซึ่ง 8 สัญลักษณ์จะถูกกระจายในแนวรัศมีสมมาตรรอบจุดเริ่มต้นของ ระนาบ I,Q ที่มีแต่ละหนึ่งของ 8 สัญลักษณ์ถูกทำให้แตกต่างทางมุมเป็น 22.5 ํ ตามแกนของระนาบ I,Q และกลุ่ม 8-PSK ของ 8 สัญลักษณ์จะมีการสร้างบิตไปยังสัญลักษณ์ 3 บิต ซึ่งกลุ่ม 8-PSK จะถูก แบ่งเป็น 4 กลุ่มย่อย ที่มี 2 สัญลักษณ์ในแต่ละกลุ่มตามค่าฐานสองที่แสดงโดย 2 บิต ที่สำคัญน้อยที่ สุดของ 3 บิต และ 2 สัญลักษณ์ของแต่ละกลุ่มของ 4 กลุ่มย่อย จะถูกทำให้แตกต่างกันตามค่าฐาน สองที่แสดงโดย 1 บิต ที่สำคัญมากที่สุดของ 3 บิต ตัวลดการสร้างแบบไขว้ประกอบต่อมาด้วยส่วนลอจิกตัวลดการสร้าง 8-PSK ที่ ตอบสนองต่อ (1) ค่าเข้า X บิตที่หนึ่งที่ใช้เป็นค่าเข้าที่หนึ่งเพื่อกำหนดค่าของสัญญาณดิจิตอล เฟสเดียวกัน (1), (2) ค่าเข้า X บิต ที่สองที่ใช้เป็นค่าเข้าที่สองเพื่อกำหนดค่าของสัญญาณเข้าดิจิตอล ควอดคาร์เจอร์ (Q)และ (3) ค่าเข้า 2 บิต ที่ใช้เป็นค่าเข้าที่สามเพื่อเลือกหนึ่งจาก 4 กลุ่มย่อยของกลุ่ม 8-PSK ตามค่าฐานสองที่แสดงโดยค่าเข้า 2 บิต ที่ใช้ และในการตอบสนองต่อเข้าที่หนึ่ง, สอง และสาม ส่วนลอจิกตัวลดการสร้าง 8-PSK จะรับผลออก 1 บิต ที่จะแสดงค่าฐานสองของ 1 บิต ที่สำคัญมากที่สุดของ 3 บิต ของการสร้างบิตไปสัญลักษณ์ ซึ่งจะเป็นการแสดงของหนึ่งของ 2 สัญลักษณ์ของหนึ่งกลุ่มย่อยที่เลือกจาก 4 กลุ่มย่อยของกลุ่ม 8-PSK ที่จะมีระยะติด (I+Q) กับ ตำแหน่งของสัญลักษณ์ในระนาบ I,Q ที่กำหนดโดยค่าตามลำดับของสัญญาณเข้าดิจิตอลเฟสเดียว กัน (I) ที่ใช้เป็นค่าเข้าที่หนึ่ง และสัญญาณเข้าดิจิตอลควอดคาร์เจอร์ (Q) ที่ใช้เป็นค่าเข้าที่สอง ; และ ส่วนเลือก (a) ที่ตอบสนองต่อห นึ่งกลุ่มที่เลือกจากกลุ่มที่เป็นกำลังคี่ของ 2 สัญลักษณ์สำหรับการส่งไปข้างหน้าของผลออกของ RAM ตัวสร้างใหม่เป็นผลออกของตัวลดการ สร้างแบบไขว้ และ (b) ที่ตอบสนองต่อการเลือกกลุ่ม 8-PSK ที่ส่งไปข้างหน้าของผลออก 1 บิต จาก ส่วนลอจิกตัวลดการสร้าง 8-PSK เป็นผลออกของตัวลดการสร้างแบบไขว้ 1
9. ตัวถอดรหัสแบบหมุนวนที่กำหนดในข้อถือสิทธิที่ 18 การสร้างบิตไปยังสัญลักษณ์ของ 8 สัญลักษณ์ของกลุ่ม 8-PSK จะเป็นแบบที่ สัญลักษณ์ในควอดแดนท์ ที่หนึ่งของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน I จะถูกสร้างด้วยค่า ฐานสอง 000, สัญลักษณ์ในควอดแดนท์ ที่หนึ่งของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน Q จะถูกสร้างด้วยเลขฐานสอง 001, สัญลักษณ์ในควอดแดนท์ที่สองของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน I จะถูกสร้างด้วยค่าฐานสอง 010, สัญลักษณ์ในควอดแดนท์ที่สองของระนาบ I,Q ที่ ถูกกำหนดที่ 22.5 ํ กับแกน Q จะถูกสร้างด้วยเลขฐานสอง 01I, สัญลักษณ์ในควอดแดนท์ที่สาม ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน I จะถูกสร้างด้วยค่าฐานสอง 100, สัญลักษณ์ใน ควอดแดนท์ที่สาม ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน Q จะถูกสร้างด้วยเลขฐานสอง 101, สัญลักษณ์ในควอดแดนท์ ที่สี่ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน I จะถูกสร้างด้วย ค่าฐานสอง 110 และสัญลักษณ์ในควอดแดนท์ ที่สี่ของระนาบ I,Q ที่ถูกกำหนดที่ 22.5 ํ กับแกน Q จะถูกสร้างด้วยเลขฐานสอง 111; และ ส่วนลอจิกตัวลดการสร้าง 8-PSK ที่ประกอบด้วยส่วนสำหรับการรับค่าฐานสอง ของ "I" สำหรับผลออก 1 บิต เท่านั้นถ้าผลของค่าตามตัวเลขของสัญญาณเข้าดิจิตอลเฟสเดียวกัน (I) คูณค่าตามตัวเลขของ I1 น้อยกว่าผลของค่าตามตัวเลขของสัญญาณเข้าดิจิตอลควอดแดนท์ (Q) คูณค่าตามตัวเลขของ Q2 โดยที่ค่าตามตัวเลข I1 เป็น 9 สำหรับกลุ่มย่อย 00,4 สำหรับกลุ่มย่อย 01,-9 สำหรับกลุ่มย่อย 10 และ -4 สำหรับกลุ่มย่อย 11 และค่าตามตัวเลขของ Q2 เป็น -4 สำหรับกลุ่มย่อย 00,-9 สำหรับกลุ่มย่อย 01,-4 สำหรับกลุ่มย่อย 10 และ -9 สำหรับกลุ่มย่อย 11
TH9601002865A 1996-08-27 ตัวลดการสร้างแบบไขว้ของตัวถอดรหัสแบบหมุนวนสำหรับการถอดรหัสของรหัส ที่มีการไขว้จริงที่เหมาะสำหรับใช้ในเครื่องรับแบบหลายช่องของข้อมูลโทรทัศน์แบบดิจิตอล ที่ถูกอัดที่มีการแก้ความผิดพลาดไปข้างหน้าที่ส่งผ่านดาวเทียมภาคพื้นดินและสาย TH22982B (th)

Publications (2)

Publication Number Publication Date
TH27555A TH27555A (th) 1997-12-31
TH22982B true TH22982B (th) 2007-12-26

Family

ID=

Similar Documents

Publication Publication Date Title
MXPA96004103A (en) An entraming demapeator of a decoder
EP0342832B1 (en) Dynamic feedback arrangement scrambling technique keystream generator
CA1128664A (en) Memory, incorporating error detection and correction
US8526482B2 (en) Non-contiguous variable length orthogonal codes
KR100455489B1 (ko) 콘볼루션디코더의트렐리스디매퍼
EP1264409B1 (en) Interleaver and method for interleaving an input data bit sequence using a coded storing of symbol and additional information
US7484159B2 (en) Encoding method and encoding apparatus
GB2265031B (en) Row redundancy circuit for a semiconductor memory device
CA2153700A1 (en) Fast forward link power control in a code division multiple access system
Levine et al. Some cryptographic applications of permutation polynomials
US7107505B2 (en) Concatenated turbo product codes for high performance satellite and terrestrial communications
Tanaka Data structure of Huffman codes and its application to efficient encoding and decoding (Corresp.)
KR970702646A (ko) 멀티레벨 잔류측파대(VSB) 전송 시스템(Data level selection for multilevel VSB transmission system)
TH22982B (th) ตัวลดการสร้างแบบไขว้ของตัวถอดรหัสแบบหมุนวนสำหรับการถอดรหัสของรหัส ที่มีการไขว้จริงที่เหมาะสำหรับใช้ในเครื่องรับแบบหลายช่องของข้อมูลโทรทัศน์แบบดิจิตอล ที่ถูกอัดที่มีการแก้ความผิดพลาดไปข้างหน้าที่ส่งผ่านดาวเทียมภาคพื้นดินและสาย
TH27555A (th) ตัวลดการสร้างแบบไขว้ของตัวถอดรหัสแบบหมุนวนสำหรับการถอดรหัสของรหัส ที่มีการไขว้จริงที่เหมาะสำหรับใช้ในเครื่องรับแบบหลายช่องของข้อมูลโทรทัศน์แบบดิจิตอล ที่ถูกอัดที่มีการแก้ความผิดพลาดไปข้างหน้าที่ส่งผ่านดาวเทียมภาคพื้นดินและสาย
JP2001292131A (ja) 次世代移動通信システムの伝送率マッチング装置及びその方法
Houghten et al. There is no (46, 6, 1) block design
AU752859B2 (en) Method and apparatus for transmission and construction of quasi orthogonal vectors
US4534029A (en) Fault alignment control system and circuits
US20060107180A1 (en) Apparatus and method for constructing low-density parity check matrix
CN120110641B (zh) 一种基于五维混沌系统的像素级和位级联合加密方法
KR100557932B1 (ko) 램버스 디램의 셀 블록 활성화 방법 및 그 구조
US5671296A (en) Method of electronically processing a quantized image
Yuan et al. Maximum likelihood decoding using neural nets
JPS54150905A (en) Decoding device