TH22197B - Communication equipment for the elevators - Google Patents
Communication equipment for the elevatorsInfo
- Publication number
- TH22197B TH22197B TH1003673A TH0001003673A TH22197B TH 22197 B TH22197 B TH 22197B TH 1003673 A TH1003673 A TH 1003673A TH 0001003673 A TH0001003673 A TH 0001003673A TH 22197 B TH22197 B TH 22197B
- Authority
- TH
- Thailand
- Prior art keywords
- memory
- network
- priority
- data
- data transfer
- Prior art date
Links
Abstract
DC60 (18/10/47) อุปกรณ์ติดต่อสื่อสารสำหรับเอเลเวเตอร์ที่รวมถึงเครือข่ายติดต่อสื่อสารเอเลเวเตอร์สอง เครือข่ายเป็นอย่างน้อยที่สุด ซึ่งข้อมูลจะถูกติดต่อสื่อสารกับโพรโทคอลที่แตกต่างกัน และตัวแปลง ผันโพรโทคอลเครือข่ายที่ถูกเชื่อมต่อระหว่างเครือข่ายเหล่านั้น ตัวแปลงผันโพรโทคอลเครือข่ายจะ รวมถึงหน่วยความจำพอร์ตคู่ เพื่อการถ่ายโอนข้อมูลแบบธรรมดา และหน่วยความจำรีจิสเตอร์เพื่อถ่าย โอนข้อมูลลำดับความสำคัญที่มีการประมวลผลอ่าน / เขียนเป็นช่วง ๆ ที่สั้นลง และตัวควบคุมเครือ ข่ายที่ถูกจัดไว้ในเครือข่ายติดต่อสื่อสารแต่ละเครือข่าย เพื่อใช้เลือกหน่วยความจำพอร์ตคู่และหน่วย ความจำรีจิสเตอร์หน่วยใดหน่วยหนึ่ง เพื่อการถ่ายโอนข้อมูลธรรมดา และถ่ายโอนข้อมูลลำดับความ สำคัญ โดยที่ข้อมูลที่จำเป็นอย่างน้อยที่สุด จะถูกถ่ายโอนตามลำดับความสำคัญ ผ่านหน่วยความจำ รีจิสเตอร์ ทำให้การแปลงผันโพรโทคอลและการถ่ายโอนข้อมูลสามารถกระทำได้ที่มีการแทรกสอด น้อยที่สุด ต่อการประมวลผลของตัวควบคุมเครือข่าย และการประวิงในการถ่ายโอนข้อมูลก็สามารถ ถูกทำให้น้อยที่สุดได้ อุปกรณ์ติดต่อสื่อสารสำหรับเอเลเวเตอร์ที่รวมถึงเครือข่ายติดต่อสื่อสารเอเลเวเตอร์สอง เครือข่ายเป็นอย่างน้อยที่สุด ซึ่งข้อมูลจะถูกติดต่อสื่อสารกับโพรโทคอลที่แตกต่างกัน และตัวแปลง ผันโพรโทคอลเครือข่ายที่ถูกเชื่อมต่อระหว่างเครือข่ายเหล่านั้น ตัวแปลงผันโพรโทคอลเครือข่ายจะ รวมถึงหน่วยความจำพอร์ตคู่ เพื่อการถ่ายโอนข้อมูลแบบธรรมดา และหน่วยความจำรีจิสเตอร์เพื่อถ่าย โอนข้อมูลลำดับความสำคัญที่มีการประมวลผลอ่าน / เขียนเป็นช่วง ๆ ที่สั้นลง และตัวควบคุมเครือ ข่ายที่ถูกจัดไว้ในเครือข่ายติดต่อสื่อสารแต่ละเครือข่าย เพื่อใช้เลือกหน่วยความจำพอร์ตคู่และหน่วย ความจำรีจิสเตอร์หน่วยใดหน่วยหนึ่ง เพื่อการถ่ายโอนข้อมูลธรรมดา และถ่ายโอนข้อมูลลำดับความ สำคัญ โดยที่ข้อมูลที่จำเป็นอย่างน้อยที่สุด จะถูกถ่ายโอนตามลำดับความสำคัญ ผ่านหน่วยความจำ รีจิสเตอร์ ทำให้การแปลงผันโพรโทคอลและการถ่ายโอนข้อมูลสามารถกระทำได้ที่มีการแทรกสอด น้อยที่สุด ต่อการประมวลผลของตัวควบคุมเครือข่าย และการประวิงในการถ่ายโอนข้อมูลก็สามารถ ถูกทำให้น้อยที่สุดได้ DC60 (18/10/47) A communication device for an elector including a two electoral communication network. The network is the least. In which data is communicated with different protocols and network protocol converters that are connected between them. The network protocol converter will Including dual port memory For simple data transfers And the memory register to take Transfers priority data with shorter intermittent read / write processes and network controllers. Network that is organized in each communication network. This is used to select dual port and unit memory. Any one of the register memory For ordinary data transfers And transfer priority data where the least necessary information Will be transferred in order of importance Through the memory register, protocol conversion and data transfer can be performed with minimal interference to the network controller's processing. And delay in transferring data, it can Can be minimized Communication equipment for the elevators, including the two electoral communication networks. The network is the least. In which data is communicated with different protocols and network protocol converters that are connected between them. The network protocol converter will Including dual port memory For simple data transfers And the memory register to take Transfers priority data with shorter intermittent read / write processes and network controllers. Network that is organized in each communication network. This is used to select dual port and unit memory. Any one of the register memory For ordinary data transfers And transfer priority data where the least necessary information Will be transferred in order of importance Through the memory register, protocol conversion and data transfer can be performed with minimal interference to the network controller's processing. And delay in transferring data, it can Can be minimized
Claims (8)
Publications (2)
Publication Number | Publication Date |
---|---|
TH48901A TH48901A (en) | 2002-01-08 |
TH22197B true TH22197B (en) | 2007-07-23 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1428131B1 (en) | Multiple channel interface for communications between devices | |
CA2366397A1 (en) | An interface for data transfer between integrated circuits | |
EP0391583A3 (en) | Dual-path computer interconnect system with four-ported packet memory control | |
JP2001014269A5 (en) | ||
WO2006124300A1 (en) | Identical chips with different operations in a system | |
JP4224834B2 (en) | Chip card reader with high-speed communication protocol | |
ATE331989T1 (en) | ASYNCHRONOUS CENTRALIZED MULTI-CHANNEL DMA CONTROL | |
CN115982071A (en) | DDR3 controller-oriented network-on-chip conversion interface | |
TH22197B (en) | Communication equipment for the elevators | |
TH48901A (en) | Communication equipment for the elevators | |
WO2001084330A3 (en) | A method and system for multi-channel transfer of data and control information | |
EP0578749A1 (en) | Apparatus and method for fast i/o transfer | |
EP0569512A4 (en) | Packet transmission system and method utilizing both a data bus and dedicated control lines | |
RU198111U1 (en) | Signal repeater for RS-485 interface with correction of bit duration and minimum transmission delay | |
JPS6220058A (en) | Data processor | |
CN207976877U (en) | Data transmission system | |
US6311235B1 (en) | UART support for address bit on seven bit frames | |
KR20020088046A (en) | Memory accelerator, acceleration method and associated interface card and motherboard | |
KR100962306B1 (en) | Bidirectional data transmission apparatus and the method thereof for embedded system | |
KR910002621B1 (en) | Interface in collect callexchange | |
KR19990015705A (en) | Loneworks Network Signal Inverter | |
SU734695A1 (en) | Single-crystal microprocessor | |
KR100194985B1 (en) | Message exchange device between processor modules | |
SU809143A1 (en) | Device for interfacing with computer system common line | |
CN101211328B (en) | High performance programmable logic system interface and wafer |