TH18898B - วิธีการสร้างโมดูลอิเล็กทรอนิกส์แบบก้อนเดียว โดยการกองซ้อนแถวลำดับเชิงระนาบของชิพวงจรรวม - Google Patents

วิธีการสร้างโมดูลอิเล็กทรอนิกส์แบบก้อนเดียว โดยการกองซ้อนแถวลำดับเชิงระนาบของชิพวงจรรวม

Info

Publication number
TH18898B
TH18898B TH9501001119A TH9501001119A TH18898B TH 18898 B TH18898 B TH 18898B TH 9501001119 A TH9501001119 A TH 9501001119A TH 9501001119 A TH9501001119 A TH 9501001119A TH 18898 B TH18898 B TH 18898B
Authority
TH
Thailand
Prior art keywords
chip
array
plane
electronic module
aforementioned
Prior art date
Application number
TH9501001119A
Other languages
English (en)
Other versions
TH17459A (th
Inventor
อาชเลย์ คลาก โคเคอร์ริลล์ นายมาร์ทา
มาลทาเบส นายจอร์ก
จีน โอ คอนนอร์ นายโลเรททา
โฮวาร์ด โวลด์แมน นายสทีเวน
Original Assignee
นายโรจน์วิทย์ เปเรร่า
นายธเนศ เปเรร่า
Filing date
Publication date
Application filed by นายโรจน์วิทย์ เปเรร่า, นายธเนศ เปเรร่า filed Critical นายโรจน์วิทย์ เปเรร่า
Publication of TH17459A publication Critical patent/TH17459A/th
Publication of TH18898B publication Critical patent/TH18898B/th

Links

Abstract

วิธีการการสร้างและโมดูลอิเล็กทรอนิกส์แบบก้อนเดียวที่สร้างตามวิธีการนี้ซึ่ง ประกอบด้วย แถวลำดับที่ทอดออกไปในระนาบที่ถูกกองซ้อนจำนวนหนึ่ง ของชิพวงจรรวม วิธีการการสร้างจะมีส่วนที่เป็นการตัดก้อนเวเฟอร์อันหนึ่งของชิพวงจรรวมให้เป็นแถวลำดับ จำนวนหนึ่งของชิพวงจรรวม แถวลำดับของชิพวงจรรวมจะถูกกองซ้อนเพื่อที่จะประกอบโม ดูลอิเล็กทรอนิกส์ชนิดหนึ่ง ลวดลายการเกิดโลหะอันหนึ่งอาจจะถูกทำให้เกาะติดบนผิวหน้า เชิงระนาบอย่างแท้จริงของโมดูลอิเล็กทรอนิกส์ และจะถูกใช้เพื่อที่จะต่อประสานแถวลำดับ ทั้งหลายของชิพวงจรรวม ซึ่งถูกบรรจุในนั้นรายละเอียดเฉพาะของวิธีการสร้างและแพค เกจแบบใช้ชิพหลายตัวที่เป็นผลจะถูกระบุไว้ในที่นี้

Claims (4)

1. วิธีการสร้างโมดูลอิเล็กทรอนิกส์ ซึ่งประกอบด้วยขั้นตอนของ : (a) การจัดให้มีแถวลำดับเชิงระนาบจำนวนหนึ่ง ซึ่งแต่ละแถวลำดับเชิงระนาบ ของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าวจะมีชิพวงจรรวม (IC) โดยฟังก์ชั่นจำนวนหนึ่ง; และ (b) การกองซ้อนของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าว เพื่อที่จะประกอบ โมดูลอิเล็กทรอนิกส์ที่มีผิวหน้าด้านข้างอย่างน้อยที่สุดหนึ่งด้าน (c) การขัดถูผิวหน้าด้านข้างอย่างน้อยที่สุดหนึ่งด้านของโมดูลอิเล็กทรอนิกส์ เพื่อ ที่จะเปิดให้เห็นโลหะถ่ายทอดที่ทอดไปจากชิพวงจรรวมอย่างน้อยที่สุดบางตัว ในแต่ละแถวลำดับ เชิงระนาบจำนวนหนึ่งดังกล่าว การขัดถูดังกล่าวทำให้เกิดผิวหน้าด้านข้างที่ถูกขัดด้านหนึ่งชอง โมดูลอิเล็กทรอนิกส์ และ (d) การเกาะติดลวดลายการเกิดโลหะแบบสองมิติบางผิวหน้าด้านข้างที่ถูกขัด ดังกล่าว ของโมดูลอิเล็กทรอนิกส์ เพื่อต่อประสานแถวลำดับเชิงระนาบจำนวนหนึ่งทางไฟฟ้า อย่างน้อยที่สุดบางส่วน ซึ่งลวดลายการเกิดโลหะแบบสองมิติดังกล่าวมีส่วนที่เป็นการต่อประสาน ทางด้านข้าง เพื่อต่ประสานชิพวงจรรวมอย่างน้อยที่สุดบางตัวทางไฟฟ้าในแถวลำดับเชิงระนาบ อย่างน้อยที่สุดหนึ่งแถวของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าวที่ถูกกองซ้อนกันเพื่อประกอบ โมดูลอิเล็กทรอนิกส์ดังกล่าว 2. วิธีการตามข้อถือสิทธิ 1 ซึ่งแถวลำดับระนาบแต่ละแถวจะมีมิติที่หนึ่ง และมิติ ที่สอง โดยที่มีมิติที่สองดังกล่าวจะตั้งฉากกับมิติที่หนึ่งดังกล่าว และซึ่งสเต็ปการจัดให้มีดังกล่าว (a) ยังคงประกอบด้วยการป้อนแถวลำดับเชิงระนาบแต่ละแถว โดยที่ว่าแถวลำดับเชิงระนาบแต่ละแถว ทอดไปในมิติที่หนึ่งดังกล่าว โดยมีความยาวอย่างน้อยที่สุดเท่ากับความยาวของหนึ่งชิพ และแถว ลำดับเชิงระนาบแต่ละแถวจะทอดไปในมิติที่สองดังกล่าว โดยมีความยาวอย่างน้อยที่สุดเท่ากับ ความยาวสองชิพ 3. วิธีการตามข้อถือสิทธิ 2 ซึ่งวิธีการดังกล่าวจะมีส่วนที่เป็นสเต็ปการแยกโมดูล อิเล็กทรอนิกส์ให้เป็นอย่างน้อยที่สุด โมดูลทางอิเล็กทรอนิกส์ที่เล็กกว่าสองตัว โดยที่ว่าอย่างน้อย ที่สุดหนึ่งในบรรดาแถวลำดับเชิงระนาบแต่ละแถวของแถวลำดับเชิงระนาบดังกล่าวจำนวนหนึ่งจะ ทอดออกไปในมิติที่หนึ่งดังกล่าว อย่างน้อยที่สุดมีความยาวหนึ่งชิพ และแถวลำดับเชิงระนาบแต่ละ แถวของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าว ซึ่งทอดออกไปในมิติที่สองดังกล่าว ที่มีความยาว อย่างน้อยสองชิพจะถูกลดขนาด 4. วิธีการตามข้อถือสิทธิ 1 ซึ่ง แถวลำดับเชิงระนาบแต่ละแถวมีผิวหน้าขอบด้าน หนึ่ง และซึ่งสเต็ปการกองซ้อนดังกล่าว (b) จะมีส่วนสเต็ปการเรียงแนวแถวลำดับเชิงระนาบ จำนวนหนึ่งดังกล่าว โดยที่ว่าผิวหน้าขอบดังกล่าวของแถวลำดับเชิงระนาบดังกล่าว อย่างน้อยที่สุด จะระบุขอบเขตบางส่วนของผิวหน้าด้านข้างอย่างน้อยที่สุดด้านหนึ่ง ดังกล่าว ของโมดูล อิเล็กทรอนิกส์ดังกล่าว 5. วิธีการตามข้อถือสิทธิ 1 ซึ่ง สเต็ปการกองซ้อนดังกล่าว (b) จะมีส่วนที่เป็น การเรียงแนวแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าว ซึ่งประกอบด้วยชิพ IC ทั้งหลายดังกล่าว โดยที่ว่า ชิพ IC แต่ละตัวของแถวลำดับระนาบแต่ละแถวจะถูกเรียงแนวกับชิพ IC ตัวหนึ่งของแถว ลำดับระนาบที่อยู่ถัดไปแถวหนึ่งในโมดูลอิเล็กทรอนิกส์ 6. วิธีการตามข้อถือสิทธิ 5 ซึ่ง ชิพ IC ที่หนึ่งตัวหนึ่งขงแถวลำดับเชิงระนาบที่ หนึ่งแถวหนึ่งจะถูกเรียงแนวเชิงคิลัมน์กับชิพ IC ที่สอง ตัวหนึ่งจากแถวลำดับเชิงระนาบที่สอง แถวหนึ่งในโมดูลอิเล็กทรอนิกส์ดังกล่าว โดยที่ชิพ IC ที่หนึ่งดังกล่าว และ ชิพ IC ที่สองดังกล่าวจะ ประกอบเป็นคอลัมน์ของชิพ IC อันหนึ่ง และซึ่งสเต็ปดังกล่าวของการเกาะติดลวดลายการเกิด โลหะอันหนึ่ง จะประกอบด้วยการเกาะติดลวดลายการเกิดโลหะอันหนึ่ง ซึ่งจะมีการต่อประสาน โดยแยกต่างหากของชิพ IC ที่หนึ่งดังกล่าว และชิพ IC ที่สองดังกล่าวของคอลัมน์ของชิพ IC ดังกล่าว 7. วิธีการตามข้อถือสิทธิ 1 ซึ่ง สเต็ปของการจัดให้มีดังกล่าว (a) จะมีส่วนที่เป็น การตัดก้อนเวเฟอร์อันหนึ่งให้เป็นอย่างน้อยที่สุดแถวลำดับเชิงระนาบสองแถวของแถวลำดับเชิง ระนาบจำนวนหนึ่งดังกล่าว 8. วิธีการตามข้อถือสิทธิ 7 ซึ่ง สเต็ปการตัดก้อนดังกล่าวจะมีส่วนที่เป็นการ ตัดสินกำหนดลวดลายการตัดก้อนที่เหมาะสมที่สุด ชนิดหนึ่ง เพื่อทำให้อัตราผลผลิตของแถวลำดับ เชิงระนาบดังกล่าวจากเวเฟอร์ดังกล่าวสูงสุด 9. วิธีการตามข้อถือสิทธิ 1 ซึ่ง สเต็ปของการจัดให้มีดังกล่าว (a) จะประกอบด้วย การจัดให้มีแถวลำดับเชิงระนาบที่หนึ่งแถวหนึ่งของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าว ซึ่งมี ปริมาณที่หนึ่งของชิพ IC และการจัดให้มีแถวลำดับเชิงระนาบที่สองแถวหนึ่ง ของแถวลำดับเชิง ระนาบจำนวนหนึ่งดังกล่าว ซึ่งมีปริมาณที่สองของชิพ IC และซึ่งปริมาณที่หนึ่งดังกล่าวของชิพ IC และปริมาณที่สองดังกล่าวของชิพ IC จะแตกต่างกัน 1 0. วิธีการสร้างแถวลำดับเชิงระนาบแถวหนึ่ง สำหรับใช้ในโมดูลทาง อิเล็กทรอนิกส์ ซึ่งจะมีส่วนที่เป็นแถวลำดับเชิงระนาบจำนวนหนึ่ง ซึ่งประกอบด้วยขั้นตอนของ : (a) การจัดให้มีเวเฟอร์อันหนึ่ง ซึ่งมีชิพวงจรรวม (IC) จำนวนหนึ่ง (b) การตัดก้อนเวเฟอร์ดังกล่าว เพื่อที่จะประกอบเป็นอย่างน้อยที่สุดแถวลำดับเชิง ระนาบสองแถว แถวลำดับเชิงระนาบแต่ละแถวลำดับเชิงระนาบอย่างน้อยที่สุดสองแถว ซึ่งประกอบด้วยชิพ IC โดยฟังก์ชั่นจำนวนหนึ่ง (c) การกองซ้อนแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าว เพื่อประกอบโมดูล อิเล็กทรอนิกส์ตัวหนึ่งที่มีผิวหน้าด้านข้างอย่างน้อยที่สุดหนึ่งด้าน (d) การจัดถูผิวหน้าด้านข้างอย่างน้อยที่สุดหนึ่งด้านของโมดูลอิเล็กทรอนิกส์ เพื่อ ที่จะเปิดให้เห็นโลหะถ่ายทอดที่ทอดไปจากชิพวงจร วมอย่างน้อยที่สุดบางตัวในแถวลำดับเชิง ระนาบจำนวนหนึ่งดังกล่าวแต่ละแถว การขัดถูดังกล่าวทำใหห้เกิดผิวหน้าด้านข้างที่ถูกขัดด้านหนึ่ง ของโมดูลอิเล็กทรอนิกส์ และ (e) การเกาะติดลวดลายการเกิดโลหะแบบสองมิติบนผิวหน้าด้านข้างที่ถูกขัด ดังกล่าว ของโมดูลอิเล็กทรอนิกส์ เพื่อต่อประสานแถวลำดับเชิงระนาบจำนวนหนึ่งทางไฟฟ้า อย่างน้อยที่สุดบางส่วน ซึ่งลวดลายการเกิดโหละแบบสองมิติดังกล่าวมีส่วนที่เป็นการต่อประสาน ทางด้านข้าง เพื่อต่อประสานชิพวงจรรวมอย่างน้อยที่สุดบางตัวทางไฟฟ้าในแถวลำดับเชิงระนาบ อย่างน้อยที่สุดหนึ่งแถวของแถวลำดับเชิงระนาบจำนวนหนึ่งดังกล่าวที่ถูกกองซ้อนกันเพื่อประกอบ โมดูลอิเล็กทรอนิกส์ดังกล่าว 1
1. วิธีการตามข้อถือสิทธิ 10 ซึ่งก่อนการตัดก้อนดังกล่าว วิธีการดังกล่าวจะมี ส่วนที่เป็นสเต็ปของการตัดสินกำหนดลวดลายการตัดก้อนขั้นตอนหนึ่ง และซึ่งสเต็ปการตัดก้อน ดังกล่าว (b) จะถูกดำเนินการตามลวดลายการตัดก้อนดังกล่าว 1
2. วิธีการตามข้อถือสิทธิ 11 ซึ่งสเต็ปการตัดสินกำหนดดังกล่าว จะมีส่วนที่ เป็นการปรับลวดลายการตัดก้อนดังกล่าวให้มีสภาพเหมาะสมที่สุด เพื่อจัดให้มีอัตราผลผลิตที่ถูกทำ ให้สูงสุดอย่างแท้จริงของแถวลำดับเชิงระนาบดังกล่าวจากเวเฟอร์ดังกล่าว 1
3. วิธีการตามข้อถือสิทธิ 12 ซึ่งก่อนสเต็ปของการตัดสินกำหนดดังกล่าว วิธีการ ดังกล่าวจะมีส่วนที่เป็นการทดสองชิพ IC แต่ละตัวของชิพ IC จำนวนหนึ่งดังกล่าวของเวเฟอร์ ดังล่าว เพื่อจะตัดสินกำหนดฟังก์ชั่นนอลของมัน และซึ่งสเต็ปตัดสินกำหนดดังกล่าวอย่างน้อย ที่สุดขึ้นอยู่เป็นบางส่วนกับการทดสอบดังกล่าว 1
4. วิธีการตามข้อถือสิทธิ 13 ซึ่งสเต็ปการตัดก้อนดังกล่าว จะประกอบด้วยการใช้ ผลของสเต็ปการทดสอบดังกล่าวในการตัดก้อนเวเฟอร์ดังกล่าว เพื่อที่จะประกอบเป็นแถวลำดับเชิง ระนาบอย่างน้อยที่สุดสองแถวดังกล่าว
TH9501001119A 1995-05-23 วิธีการสร้างโมดูลอิเล็กทรอนิกส์แบบก้อนเดียว โดยการกองซ้อนแถวลำดับเชิงระนาบของชิพวงจรรวม TH18898B (th)

Publications (2)

Publication Number Publication Date
TH17459A TH17459A (th) 1996-01-11
TH18898B true TH18898B (th) 2005-08-15

Family

ID=

Similar Documents

Publication Publication Date Title
KR0160211B1 (ko) 집적 회로 칩의 평면 배열의 적층에 의한 모노리드식 전자 모듈 형성 방법
US5872025A (en) Method for stacked three dimensional device manufacture
US8431435B2 (en) Edge connect wafer level stacking
JP3669004B2 (ja) プリント回路板を使用した電子部品パッケージの立体相互接続方法
US8426957B2 (en) Edge connect wafer level stacking
US7901989B2 (en) Reconstituted wafer level stacking
EP0506093B1 (en) Thermoelectric conversion module and method of fabricating the same
US5313096A (en) IC chip package having chip attached to and wire bonded within an overlying substrate
US8222727B2 (en) Conductive structures for microfeature devices and methods for fabricating microfeature devices
KR101949618B1 (ko) 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법
US20090039528A1 (en) Wafer level stacked packages with individual chip selection
US5885850A (en) Method for the 3D interconnection of packages of electronic components, and device obtained by this method
JP2011166111A (ja) 積層チップパッケージの製造方法
US6319750B1 (en) Layout method for thin and fine ball grid array package substrate with plating bus
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
US5081063A (en) Method of making edge-connected integrated circuit structure
JP2011091360A (ja) 積層チップパッケージおよび半導体基板並びに積層チップパッケージの製造方法
US5200580A (en) Configurable multi-chip module interconnect
US4283755A (en) Modulator multilayer detector
EP1239310A3 (en) Semiconductor chip having an arrayed waveguide grating and method of manufacturing the semiconductor chip, and module containing the semiconductor chip
TH18898B (th) วิธีการสร้างโมดูลอิเล็กทรอนิกส์แบบก้อนเดียว โดยการกองซ้อนแถวลำดับเชิงระนาบของชิพวงจรรวม
TH17459A (th) วิธีการสร้างโมดูลอิเล็กทรอนิกส์แบบก้อนเดียว โดยการกองซ้อนแถวลำดับเชิงระนาบของชิพวงจรรวม
CN108431933B (zh) 电子零件及其制造方法和电子零件制造装置
US20100009499A1 (en) Stacked microelectronic layer and module with three-axis channel t-connects
US5786629A (en) 3-D packaging using massive fillo-leaf technology