TH15831B - วงจรกำหนดตำแหน่งความจำของหน่วยประมวลผลที่ส่งกลับสัญญาณภาพที่เป็นชุด - Google Patents
วงจรกำหนดตำแหน่งความจำของหน่วยประมวลผลที่ส่งกลับสัญญาณภาพที่เป็นชุดInfo
- Publication number
- TH15831B TH15831B TH9401000787A TH9401000787A TH15831B TH 15831 B TH15831 B TH 15831B TH 9401000787 A TH9401000787 A TH 9401000787A TH 9401000787 A TH9401000787 A TH 9401000787A TH 15831 B TH15831 B TH 15831B
- Authority
- TH
- Thailand
- Prior art keywords
- bit
- signal
- code
- memory
- header
- Prior art date
Links
- 230000001186 cumulative effect Effects 0.000 claims 2
- 230000001052 transient effect Effects 0.000 claims 2
- 230000000295 complement effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 230000000977 initiatory effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000037361 pathway Effects 0.000 claims 1
- 230000001681 protective effect Effects 0.000 claims 1
- 230000004044 response Effects 0.000 claims 1
- 230000000153 supplemental effect Effects 0.000 claims 1
- 230000001502 supplementing effect Effects 0.000 claims 1
Abstract
ในตัวประมวลส่งสัญญาณกลับ ส่วนที่เป็นเพย์โหลดชุดสัญญาณของส่วนประกอบ สัญญาณคำสั่ง จะถูกนำเข้าไปยังบริเวณที่เลือกไว้ในหน่วยความจำแบบเข้าถึงโดยการสุ่ม (RAM) (18) ตามจำนวนหนึ่งของสัญญาณบ่งชี้ การเริ่มต้นและการสิ้นสุด ที่ถูกเก็บอยู่ใน จำนวนที่หนึ่งของตัวบันทึก (86, 89) ซึ่งแต่ละตัวบันทึกจะใช้สำหรับแต่ละส่วนประกอบ สัญญาณคำสั่ง ตำแหน่งจะถูกสร้างขึ้นบางส่วน โดยจำนวนหนึ่งของตัวบันทึกสัญญาณบ่งชี้ ที่อ่านได้ (82) ที่ถูกผสมรวมเช้ากับตัวเพิ่ม (80) ซึ่งจะเพิ่มค่าสัญญาณบ่งชี้ดังกล่าว ต่อเนื่องไปสำหรับส่วนประกอบสัญญาณคำสั่งดังกล่าวนั้น สัญญาณบ่งชี้การเริ่มต้นจะถูก ทำงานร่วมกับสัญญาณบ่งชี้ที่อ่านได้ เพื่อทำให้เกิดตำแหน่งหน่วยความจำ ซึ่งจะอยู่ใน กรอบหน่วยความจำที่กำหนด ซึ่งถูกเลือกขึ้นสำหรับส่วนประกอบสัญญาณคำสั่ง การทำงาน ที่จะเข้าถึงหน่วยความจำ เพื่อการอ่านและการบันทึกจะเป็นไปอย่างไม่แน่นอน (98) ดังนั้น จะไม่มีข้อมูลคำสั่งที่เข้ามาเกิดการสูญเสียเลย และตัวประมวลส่วนประกอบ สัญญาณทั้งหมดก็จะถูกใช้งานด้วย
Claims (9)
1. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 7 ที่ซึ่งจำนวนดังกล่าวของตัวบันทึก ตำแหน่งนั้น จะประกอบรวมด้วย ตัวบันทึกสองตัวสำหรับแต่ละส่วนประกอบสัญญาณคำสั่ง 1
2. อุปกรณ์ดังระบุในข้อถือสิทธิที่ 7 ที่ซึ่ง L จะเท่ากับ B W จะเท่ากับ 3 CS จะเป็น 1 บิท และ Z จะเท่ากับ 6 1
3. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 1 ซึ่งชุดสัญญาณดังกล่าว จะมีเป็น สองแบบคือ ชุดสัญญาณพื้นฐาน และชุดสัญญาณเสริม และส่วนหัวของชุดสัญญาณดังกล่าว จะ ประกอบรวมด้วย รหัสผสมรวม CS และวงจรสำหรับสร้างตำแหน่งของหน่วยความจำ แบบชั่วคราว สำหรับส่วนที่เป็นเพย์โหลดของชุดสัญญาณเสริม ซึ่งจะประกอบด้วย ตัวตรวจจับสำหรับตรวจจับรหัสผสมรวม CS ที่อยู่ในชุดสัญญาณเสริม ดังกล่าว ตัวแปลรหัสสำหรับสร้างสัญญาณรหัสจำนวน W-บิท ที่สัมพันธ์กับแบบ ของส่วนประกอบสัญญาณคำสั่ง ซึ่งชุดสัญญาณเสริมดังกล่าว จะทำงานร่วมด้วย อุปกรณ์ควบคุมที่ถูกจัดขึ้น เพื่อสร้างสัญญาณบ่งชี้จำนวน Z-บิท ซึ่งจะถูก เชื่อมโยงเข้ากับรหัสจำนวน W-บิท ดังกล่าว และรหัสผสมรวม CS ดังกล่าว วงจรสะสมสำหรับการเพิ่มขึ้นของค่าที่มีจำนวน L-บิท ขึ้นหนึ่งหน่วย สำหรับแต่ละรอบของตำแหน่งหน่วยความจำ และ วิถีทางสำหรับต่อเสริมจำนวน L-บิท เข้ากับสัญญาณบ่งชี้จำนวน Z-บิท ที่ถูกต่อโยงแล้ว รหัสจำนวน W-บิท และรหัสผสมรวม CS เพื่อทำให้ได้เป็นตำแหน่ง หน่วยความจำชุดสัญญาณเสริม จำนวน N+M บิท 1
4. อุปกรณ์ในตัวประมวลส่งสัญญาณเสียง/ภาพ สำหรับประมวลสัญญาณที่ประกอบ ด้วย ชุดสัญญาณที่ถูกผสมรวมกัน โดยแบ่งตามช่วงเวลาของส่วนประกอบสัญญาณคำสั่งหรือโปรแกรม ที่ซึ่ง ชุดสัญญาณดังกล่าว จะประกอบรวมด้วย ส่วนที่เป็นเพย์โหลดของส่วนประกอบข้อมูลสัญญาณ คำสั่ง และสัญญาณส่วนหัว ที่ประกอบด้วย ส่วนประกอบตัวบ่งบอกสัญญาณคำสั่ง, SCID, ตามลำดับ และซึ่งส่วนที่เป็นเพย์โหลดดังกล่าว จะถูกเก็บไว้ในวงจรหน่วยความจำชั่วคราว สำหรับกำหนดตำแหน่ง หน่วยความจำชั่วคราวดังกล่าว จะประกอบด้วย แหล่งของชุดสัญญาณที่ถูกผสมรวมโดยแบ่งช่วงเวลา ดังกล่าว ตัวตรวจจับที่ตอบสนองต่อส่วนหัวของชุดสัญญาณที่ตรวจจับ ที่มีตัวบ่งบอก ตามที่กำหนดไว้ล่วงหน้า อุปกรณ์ควบคุมคำสั่ง หรือตั้งโปรแกรมไว้ เพื่อสร้างสัญญาณบ่งชี้ การเริ่มต้น และการสิ้นสุดที่มี N-บิท จำนวนหนึ่ง เพื่อปรับเลือกจำนวนหนึ่งของกรอบหน่วย ความจำชั่วคราวดังกล่าว เพื่อเก็บส่วนที่เป็นเพย์โหลดของชุดสัญญาณของจำนวนหนึ่งของส่วน ประกอบสัญญาณคำสั่งนั้น (N เป็นเลขจำนวนเต็ม) ตัวบันทึกจำนวนที่หนึ่งและจำนวนที่สอง สำหรับเก็บจำนวนดังกล่าวของ สัญญาณบ่งชี้ การเริ่มต้น ที่มี N-บิท และสัญญาณบ่งชี้การสิ้นสุดที่มี N-บิท ตามลำดับ ตัวบันทึกจำนวนที่สาม สำหรับเก็บสัญญาณบ่งชี้ (การบันทึก) ส่วนหัว ที่มี N- บิท ซึ่งชุดของตัวบันทึกนั้น ซึ่งตัวหนึ่งของแต่ละจำนวนที่หนึ่ง จำนวนที่สอง และจำนวน ที่สาม จะถูกจัดไว้สำหรับแต่ละส่วนประกอบสัญญาณคำสั่ง ดังกล่าว ที่ซึ่งสำหรับชุดของตัวบันทึกดังกล่าวนั้น จะมี วงจรสำหรับต่อโยง M-บิท ของสัญญาณบ่งชี้การเริ่มต้นดังกล่าว กับ สัญญาณบ่งชี้ส่วนหัวแบบ N-บิท ดังกล่า เพื่อทำให้เกิดเป็นตำแหน่งบันทึกที่มี N+M-บิท (ซึ่ง M เป็นเลขจำนวนเต็มที่น้อยกว่า N) และ วิถีทางสำหรับจ่ายตำแหน่งบันทึกดังกล่าว ไปยังช่องอินพุทตำแหน่งของ หน่วยความจำแบบชั่วคราวดังกล่าว 1
5. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 14 ยังประกอบด้วย ตัวเปรียบเทียบสำหรับตรวจจับสัญญาณ เมื่อสัญญาณบ่งชี้ส่วนหัวมีค่า เท่ากับสัญญาณบ่งชี้การสิ้นสุดที่เหมาะสม และ วิถีทางที่สนองตอบต่อการตรวจพบการเท่ากันของสัญญาณบ่งชี้ส่วนหัว และการสิ้นสุดดังกล่าว สำหรับสร้างตำแหน่งบันทึกตำแหน่งถัดไปขึ้น โดยมีสัญญาณบ่งชี้การ เริ่มต้นที่มี N- บิท ดังกล่าว อยู่ในตำแหน่งบิทที่เด่นที่สุดของตำแหน่งบันทึก ที่มี M+N-บิท และจะมีค่าศูนย์อยู่ในตำแหน่งบิท M ที่มีค่าน้อยสุด 1
6. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 14 ยังประกอบด้วย ตัวรวมเพิ่มสำหรับ การเพิ่มขึ้นจำนวนหนึ่งหน่วยของสัญญาณแบ่งชี้ส่วนหัวนั้น ในทุกครั้งที่สัญญาณบ่งชี้ส่วนหัวดังกล่าว ถูกใช้เพื่อสร้างตำแหน่งบันทึก 1
7. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 14 ที่ซึ่งชุดสัญญาณดังกล่าว จะมีสองแบบ คือชุดสัญญาณพื้นฐาน และชุดสัญญาณเสริม และวงจรสำหรับตำแหน่งหน่วยความจำชั่วคราว สำหรับส่วนที่เป็นเพย์โหลดของชุดสัญญาณเสริมนั้น จะประกอบด้วย จำนวนที่สี่ของตัวบันทึก ซึ่งมีตัวบันทึกสองตัวสำหรับแต่ละส่วนประกอบ สัญญาณคำสั่ง เพื่อการเก็บสัญญาณบ่งชี้ตำแหน่งเสริม (อ่าน/บันทึก) ที่มี N+M บิท สำหรับ ส่วนที่เป็นเพย์โหลดเสริม วิถีทางสำหรับกำหนดหาการมีอยู่ หรือ การปรากฎขึ้นของส่วนที่เป็น เพย์โหลดเสริม และ วิถีทางสำหรับการผสมรวมตำแหน่งหน่วยความจำ ที่ถูกสร้างขึ้นจาก สัญญาณบ่งชี้ตำแหน่งเสริมดังกล่าว ที่ไปยังช่องตำแหน่งของหน่วยความจำชั่วคราวดังกล่าว 1
8. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 17 ที่ซึ่งส่วนหัวของชุดสัญญาณเสริม ดังกล่าว จะประกอบรวมด้วย รหัสผสมรวม CS และวงจรสำหรับสร้างตำแหน่งหน่วยความจำ ชั่วคราว สำหรับส่วนที่เป็นเพย์โหลดเสริม ซึ่งประกอบด้วย ตัวตรวจจับสำหรับตรวจสอบรหัสผสมรวม CS ที่อยู่ในชุดสัญญาณเสริม ดังกล่าว ตัวแปลรหัสสำหรับสร้างรหัสที่มี W-บิท ที่สัมพันธ์กับส่วนประกอบสัญญาณ คำสั่งซึ่งชุดสัญญาณเสริมทำงานร่วมอยู่ อุปกรณ์ควมคุมที่จัดขึ้น เพื่อสร้างสัญญาณบ่งชี้ที่มี Z-บิท ซึ่งจะถูกต่อโยง เข้ากับรหัสที่มี W-บิท ดังกล่าว และรหัสผสมรวม CS ดังกล่าว วงจรสะสมสำหรับการเพิ่มขึ้นของค่าที่มี L-บิทอีกหนึ่งหน่วย สำหรับ แต่ละรอบของตำแหน่งหน่วยความจำนั้น วิถีทางสำหรับต่อเสริมค่า ที่มี L-บิทเข้ากับสัญญาณบ่งชี้ที่มี Z-บิท ที่ถูกต่อโยงแล้ว รหัสที่มี W-บิท และรหัสผสมรวม CS ดังกล่าว เพื่อทำให้เกิดเป็นตำแหน่ง ของหน่วยความจำชุดสัญญาณที่มี N+M บิท และจะบรรจุตำแหน่ง N+M นั้นลงใน จำนวนที่สี่ของตัวบันทึก ดังกล่าว 1
9. อุปกรณ์ดังระบุในข้อถือสิทธิข้อ 18 ยังประกอบด้วย วิถีทางสำหรับ ปรับตั้งค่าที่มี L-บิท สำหรับส่วนประกอบสัญญาณ ให้มีค่าตามที่กำหนดไว้ ตรงจุดเริ่มต้นของ ชุดสัญญาณที่มีส่วนเพย์โหลดเสริมของส่วนประกอบสัญญาณ ดังกล่าว
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH21280A TH21280A (th) | 1996-10-22 |
| TH15831B true TH15831B (th) | 2003-11-27 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1074016A (en) | Data expansion apparatus | |
| US4823321A (en) | Dual port type semiconductor memory device realizing a high speed read operation | |
| US4133041A (en) | Data processing control apparatus with selective data readout | |
| TH21280A (th) | วงจรกำหนดตำแหน่งความจำของหน่วยประมวลผลที่ส่งกลับสัญญาณภาพที่เป็นชุด | |
| TH15831B (th) | วงจรกำหนดตำแหน่งความจำของหน่วยประมวลผลที่ส่งกลับสัญญาณภาพที่เป็นชุด | |
| US4262358A (en) | DES Parity check system | |
| JPS5814390A (ja) | テ−プ位置検知装置 | |
| US5285404A (en) | Device for checking decimal data | |
| JP2544607B2 (ja) | 位置信号発生装置 | |
| De Blois | A memory module for experimental data handling | |
| JPS5469922A (en) | Data check system of memory | |
| SU742918A1 (ru) | Устройство дл ввода информации | |
| SU1023316A1 (ru) | Устройство дл ввода информации | |
| US4182185A (en) | Display device for rotary balancing machines | |
| SU720507A1 (ru) | Буферное запоминающее устройство | |
| SU1193727A1 (ru) | Запоминающее устройство | |
| SU868789A1 (ru) | Многоканальный статистический анализатор | |
| SU1425782A1 (ru) | Оперативное запоминающее устройство | |
| SU1501175A1 (ru) | Устройство дл контрол блоков буферной пам ти | |
| SU1388870A1 (ru) | Устройство дл контрол информации | |
| PL77596B1 (th) | ||
| Macleod | A buffer store for use with a multichannel analyser | |
| SU512284A1 (ru) | Устройство измерени глубины при каротаже скважин | |
| SU1043750A1 (ru) | Ассоциативное запоминающее устройство | |
| SU1559297A1 (ru) | Устройство дл автоматической нормализации двоичного кода |