TH12677A - สัญญาณให้จังหวะล็อคการแสดงผลสำหรับประมวลผล?สัญญาณภาพ - Google Patents
สัญญาณให้จังหวะล็อคการแสดงผลสำหรับประมวลผล?สัญญาณภาพInfo
- Publication number
- TH12677A TH12677A TH9001001011A TH9001001011A TH12677A TH 12677 A TH12677 A TH 12677A TH 9001001011 A TH9001001011 A TH 9001001011A TH 9001001011 A TH9001001011 A TH 9001001011A TH 12677 A TH12677 A TH 12677A
- Authority
- TH
- Thailand
- Prior art keywords
- signal
- frequency
- horizontal
- circuit
- synchronized
- Prior art date
Links
Abstract
วงจรสำหรับรับสัญญาณภาพด้วยส่วนประกอบซิงโครไนสตามแนวนอนที่ความถี่สแกนตามแนวนอนจะให้กำเนิดสัญญาณซิงโครไนสระหว่าง กลางที่ซิงโครไนสอยู่กับส่วนประกอบซิง โครไนสตามแนวนอน วงจรเบี่งเบนตามแนวจะให้กำเนิดกระแสเบี่ยง เบนตามแนวนอนที่ซิงโครไนสอยู่กับสัญญาณซิงโครไนสระหว่าง กลาง ออสซิลเลเตอร์จะให้กำเนิดสัญญาณนาใกาล็อคการแสดงผล อย่างซิงโครไนสกับสัญญาณนาฬิกาที่ได้ถือกำเนิดมาจากกระแส เบี่ยงเบนตามแนวนอน วงจรนับจะแบ่งสัญญาณนาฬิกาดังกล่าว ผลิตสัญญาณส่งออกที่สามารถถอดรหัสได้วงจรถอดรหัสจะให้ กำเนิดสัญญาณให้จังหวะล็อคการแสดงผล ที่ความถี่ของส่วน ประกอบซิงดครไนสตามแนวนอนและที่ความถี่ของสัญญาณระหว่าง กลาง จากสัญญาณส่งออกของวงจรนับนอน ยกตัวอย่างเช่น โดยตัว ประกอบสองวงจรที่ได้เชื่อมต่อ เข้ากับวงจรนับและวงจรถอด รหัสจะร่วมสมทบพัลซ์ที่แน่นอนของสัญญาณนาฬิกาล็อคการแสดงผล เข้ากับส่วนเสริมของช่องเส้นสัญญาณภาพในสัญญาณภาพดังกล่าว
Claims (27)
1. ระบบสำหรับให้กำเนินดสัญญาณให้จังหวะสำหรับเครื่องรับโทรทัศน์ที่สแกนอย่างก้าวหน้า ที่ประกอบด้วย ระบบสำหรับสัญญาณภาพด้วยส่วนประกอบซิงโครไนสตามแนวนอนที่ ความถี่สแกนตามแนวนอนและให้กำเนิดสัญญาณซิงโครไนสระหว่าง กลางที่ความถี่หลายเท่าของส่วนประกอบซิงโครไนสตามแนวนอนดัง กล่าว วงจรเบี่ยงเบนตามแนวนอน สำหรับให้กำเนิดสัญญาณซิงโครไนสส แกนที่ความถี่หลายเท่าดังกล่าว ดดยซิงโครไนสอยู่กับสัญญาณ ซิงโครไนสระหว่างกลางดังกล่าว ส่วนออสซิลเลเตอร์สำหรับให้กำเนิดสัญญาณนาฬิกาอย่างซิง โครไนสกับสัญญาณซิงโครไนสสแกนดังกล่าว ส่วนนับสำหรับแบ่งสัญญาณนาฬิกาดังกล่าว ส่วนสำหรับถอดรหัสสัญญาณให้จังหวะที่ความถี่ดังกล่าวของ ส่วนประกอบซิงโครไนสตามแนวนอนดังกล าวและที่ความถี่หลายเท่าดังกล่าวจากสัญญาณส่งออกของส่วนนับ ดังกล่าวและ ส่วนที่ได้เชื่อมเข้ากับส่วนนับดังกล่าวและส่วนถอดรหัส ดัง กล่าวสำหรับรน่วมสมทบพัลซ์ ที่แน่นอนของสัญญาณนาฬิกาดัง กล่าวเข้ากับส่วนเสริมของช่วงเส้นสัญญาณภาพ ในสัญญาณภาพดัง กล่าว
2. ระบบตามข้อถือสิทธิ 1 ที่ซึ่งส่วนดังกล่าวสำหรับสม ทบพัลซ์ที่แน่นอนให้กำเนิดสัญญาณส่งออกไปที่ส่วนถอดรหัสดัง กล่าวได้ใช้เป็นบิตที่สามารถถอดรหัสได้สำหรับถอดรหัสสัญญาณ ให้จังหวะดังกล่าวที่ความถี่ดังกล่าวของส่วนประกอบซิง โครไนสตามแนวนอนดังกล่าว
3. ระบบตามข้อถือสิทธิ 2 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วมสม ทบพัลซ์ที่แน่นอนประกอบวงจรสำหรับสุ่มตัวอย่างสัญญาณขับที่ ความถี่ดังกล่าวของส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าว โดยสัญยาณนาฬิกาดังกล่าวทีความถีหลายเท่าดังกล่าวเพื่อให้ เกิดสัญญาณส่งออกดักงล่าว
4. ระบบตามข้อถือสิทธิ 1 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วมสม ทบพัลซ์ที่แน่นอนประกอบวงจรสำหรับสุ่มตัวอย่างสัญญาณขับที่ ความถึ่ดังกล่าวของส่วนประกอบซิงโครไนสตามแนยวนอนดังกล่าว ได้ใช้เป้นบิตที่สามารถถอดรหัสสำหรับถอดรหัสให้จังหวะดัง กล่าวที่ความถี่ดังกล่าวของส่วนประกอบซิงโครไนสตามแนวนอน ดังกล่าว
5. ระบบตามข้อถือสิทธิ 2 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วม สำหรับสมทบพัลซ์ที่แน่นอนประกอบด้วย วงจรนับหารด้วยสองที่ตอบสนองกับสัญญาณนาฬิกาดังกล่าวเพื่อ ให้กำเนิดสัญญาณส่งออกดังกล่าว และ วงจรตรวจวัดสำหรับนำขอบของสัญญาณขับที่ความถี่ดังกล่าวของ ส่วนประกอบซิงโครไนสตามแนวดังกล่าว เพื่อกระทำการปรับตั้ง วงจรนับหารด้วยสองดังกล่าวใหม่
6. ระบบตามข้อถือสิทธิ 1 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วมสบ ทบพัลซ์ที่แน่นอนประกอบด้วย วงจรนับหารสองที่ตอบสนองกับสัญญาณนาฬิกาดังกล่าวเพื่อให้ กำเนิดสัญญาณส่งออกไปที่ส่วนถอดรหัสดังกล่าว ได้ใช้เป็นบิต ที่สามารถถอดรหัสได้ สำหรับถอดรหัสสัญญาณให้จังหวะดังกล่าว ที่ความถี่ดังกล่าวของส่วนประกอบซิงดครไนสตามแนวนอนดัง กล่าว และ วงจรตรวจวัดสำหรับนำขอบของสัญญาณขับที่ความถี่ดังกล่าวของ ส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าว เพื่อกระทำการปรับ ตั้งวงจรนับหารด้วยสองดังกล่าวใหม่
7. ระบบตามข้อถือสิทธิ 1 ที่ซึ่ง วงจรดังกล่าวสำหรับรับ สัญญาณภาพประกอบด้วย เฟสล็อคคลูปแรกที่ทำงานที่และให้กำเนิดสัญญาณขับสัญญาณแรก ที่ความถี่ดังกล่าวของสว่วนประกอบซิงโครไนสตามแนวดังกล่าว ส่วนสำหรับแปลงผันสัญญาณขับสัญญาณแรกไปเป้นสัญญาณขับสัญยาณ ที่สองที่ความถี่หยาบเท่าดังกล่าว
8. ระบบตามข้อถือสิทธิ 7 ที่ซึ่ง วงจรเบี่ยงเบนตามแนวนอน ดังกล่าวประกอบด้วยเฟสล็อคคลูปที่สอง ที่ทำงานที่ความถี่ หลายเท่าดังกล่าว
9. ระบบตามข้อถือสิทธิ 1 ที่ซึ่ง วงจรเบี่ยงเบนตามแนวดัง กล่าวประกอบด้วยเฟสล็อคคลูปที่ทำงานที่ความถี่หลายเท่า
10. ระบบตามข้อถือสิทธิ 8 ที่ซึ่ง ส่วนออสซิลเลต ดังกล่าว และส่วนนับดังกล่าวจะสร้างส่วนของเฟสล็อคคลูปที่สาม ทีทำ งานที่ความถี่หลายเท่าดังกล่าว
11. ระบบตามข้อถือสิทธิ 1 ที่ซึ่ง ส่วนออสซิลเลตดังกล่าว และส่วนนับดังกล่าวจะสร้างของเฟสล็อคคลูปที่ทำงานที่ความ ถี่หลายเท่าดังกล่าว
12. ระบบสำหรับให้กำเนิดสัญญาณให้จังหวะสำหรับเครื่องรับ โทรทัศน์ที่สแกนอย่างก้าวหน้า ที่ประกอบอยู่ด้วย เฟสล็อคคลูแรกสำหรับรับสัญญาณด้วยส่วนประกอบซิงโครไนส ตาม แนวนอนที่ความถี่สแกนตามแนวนอน ที่ทำงานที่และทำให้เกิด สัญญาณขับแรกที่ความถี่ดังกล่าวของส่วนประกอบซิงโครไนสตาม แนวนอนดังกล่าว ส่วนสำหรับแปลงผันสัญญาณขับสัญญาณแรกดังกล่าวไปเป็นสัญญาณ ขับสัญญาณที่สองดังกล่าวที่ความถี่หลายเท่าของส่วนประกอบ ซิงโครไนสตามแนวนอนดังกล่าว เฟสล็อคลูปที่สองที่ทำงานที่ความถี่หลายเท่าดังกล่าวและที่ ทำให้กำเนิดสัญญาณซิโครไนส เฟสล็อคลูปแรกสำหรับสัญญาณภาพด้วยส่วนประกอบซิงโครไนส ตาม แนวนอนที่ความถี่สแกนตามแนวนอน ที่ทำงานที่และให้กำเนิด สัญญาณขับแรกที่ความถี่ดังกล่าวของส่วนประกอบซิงโครไนสตาม แนวนอนดังกล่าว ส่วนสำหรับแปลงผันสัญญาณแรกดังกล่าวไปเป็นสัญญาณที่สองดัง กล่าวที่ความถี่หลายเท่าของส่วนประกอบซิงโครไนสแนวนอนดัง กล่าว เฟสล็อคลูปที่สองที่ทำงานที่ความถี่หลายเท่าดังกล่าวและที่ ทำให้กำเนิดสัญญาณซิงโครไนสสแกนอย่างซิงโครไนสกับสัญยาณขับ สัญญาณที่สองดังกล่าว เฟสล็อคลูปที่สามที่มีส่วนออสซิลเลเตอร์สำหรับให้กำเนิด สัญญาณนาฬิกาอย่างซิงโครไนสสัญญาณซิงโครไนสสแกนดังกล่าว และส่วนนับสำหรับบ่งสัญญาณนาฬิกาดังกล่าวและ ส่วนสำหรับถอดรหัสสัญญาณให้จังหวะที่ความถี่ดังกล่าวของส่ วงนประกอบซิงโครไนสตามแนวนอนดังกล่าวและที่ความถี่หลายเท่า ดังกล่าวจากสัญญาณส่งออกของส่วนนับดังกล่าว
13. ระบบตามข้อถือสิทธิ 12 นอกจากนั้นประกอบด้วยวงจรเร่ง สัญญาณที่ตอบสอนงกับสัญญาณให้จังหวะดังกล่าว
14. ระบบตามข้อถือสิทธิ 12 ที่ซึ่งส่วนถอดรหัสดังกล่าว ประกอบด้วย ส่วนที่ได้เชื่อมต่อเข้ากับส่วนนับดังกล่าวสำหรับราวมสม ทบพัลซ์ที่แน่นอนของสัญญาณนาฬิกาดังกล่าวเข้ากับส่วนเสริม ของช่วงเส้นสัญญาณในสัญญาณภาพดังกล่าว
15. ระบบตามข้อถือสิทธิ 14 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วม ระนาบพัลซ์ที่แน่นอนประกอบด้วย วงจรสำหรับสุ่มตัวอย่าง สัญญาณขับสัญญาณแรกดังกล่าวโดยสัญญาณนาฬิกาดังกล่าว วงจร สุ่มตัวอย่างดังกล่าวที่ได้กำเนิดสัญญาณส่งออก โดยใช้ส่วนย ถอดรหัสดังกล่าวเป็นบิตที่สามารถถอดรหัสได้สำหรับถอดรหัส ดังกล่าวเป็นบิตที่สามารถถอดรหัสได้สำหรับถอดรหัสสัญญาณให้ จังหวะดังกล่าวที่ความถี่ดังกล่าวของส่วนประกอบซิงโครไนส ตามแนวนอนดังกล่าว
16. ระบบตามข้อถือสิทธิ 15 ที่ซึ่ง วงจรสุ่มตัวอย่างดัง กล่าวประกอบด้วยฟลิป/ฟลอป แบบ D ที่มีด้านรับสัญญาณเข้า D เชื่อมต่ออยู่กับสัญญาณขับสวัญญาณแรกดังกล่าวและด้านรับ สัญญาณนาฬิกาเชื่อมต่ออยู่กับสัญญาณนาฬิกาดังกล่าว
17. ระบบตามข้อถือสิทธิ 14 ที่ซึ่ง ส่วนดังกล่าวสำหรับร่วม สมทบพัลซ์ที่แน่นอนประกอบด้วย วงจรนับหารด้วยสองที่ตอบสนองกับสัญญาณนาฬิกาดังกล่าวเพื่อ ให้กำเนิดสัญญาณส่งออกดังกล่าว โดยใช้ส่วนถอดรหัสดังกล่าว เป็นบิตที่สามารถถอดรหัสได้สำหรับถอดรหัสสัญญาณให้จังหวะ ดังกล่าวที่ความถี่ดังกล่าวของส่วนประกอบซิงโครไนเนสตามแนว นอนดังกล่าว และ วงจรตรวจวัดสำหรับนำขอบของสัญญาณที่ความถี่ดังกล่าวของส่วน ประกอบซิงโครไนสตามแนวนอนดังกล่าว เพื่อกระทำการปรับตั้งวง จรนับหารด้วยสองดังกล่าวใหม่
18. ระบบสำหรับให้กำเนิดสัญญาณนาฬิกาหลักในเครื่องรับโทร ทัศน์ที่สวแกนอย่างก้าวหน้า ที่ประกอบด้วย หน่วยประมวลผลสัญญาณสำหรับให้ข้อมูลในสัญญาณตอบสนองกับ สัญญาณให้จังหวะสัญญาณแรกทีมีความถี่สอดคล้องกับส่วนประกอบ ซิงโครไนสตามแนวนอนของสัญญาณภาพดังกล่าวและสัญญาณให้จังหวะ สัญญาณที่สองที่มีความถี่สอดคล้องกับความมากมายหลายเท่าของ ส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าว วงจรเบี่ยงเบนตามแนวนอนที่ทำงานอย่างซิงโครไนสตามแนวนอนของ สัญญาณภาพดังกล่าวและสัญญาณให้จังหวะที่สองที่มีความถี่ สอดดคล้องกับความมากมายหลายเท่าของส่วนประกอบซิงโครไนสตาม แนวนอนดังกล่าว วงจรเบี่ยงเบนตามแนวที่ทำงานอย่างซิงโครไนสกับส่วนประกอบ ซิงโครไนสตามแนวนอนดังกล่าวและที่ทำให้กำเนิดสัญญาณซิง โครไนสสแกนที่ความถี่ที่สอง เฟสล็อคลูปที่ทำงานอย่างซิงโครไนสกับส่วนประกอบซิงโครไนส ตามแนวนอนดังกล่าวและสัญญาณซิงโครไนสสแกนก้าวหน้า ดังกล่าว ที่มีส่วนที่สามารถควบคุมความถี่สำรหับให้กำเนิดสัญญาณ นาฬิกาหลัก วงจรตรวจวัดเฟสและวงจรกรองสำหรับพัฒนาสัญญาณควบ คุมสำหรับส่วนออสซิลเลตดังกล่าวที่ตอบสนองกับวงจรตรวจ วัดเฟสดังกล่าว วงจรตรวจวัดเฟสดังกล่าวมีด้านรับสัญญาณเข้า ด้านหนึ่งได้ต่อไว้สำหรับรับสัญญาณนาฬิกาดังกล่าวและด้าน รับสัญญาณเข้าอีกด้านหนึ่งได้ต่อไว้สำหรับรับสัญญาณที่ซิง โครไนสกับสัญญาณนาฬิกาหลัก ที่ให้กำเนิดขึ้นโดยวงจรเบี่ยง เบนตามแนวนอนดังกล่าว และ ส่วนที่ตอบสนองกับสัญญาณนาฬิกาดังกล่าวสำหรับให้กำเนิด สัญญาณให้จังหวะสัญญาณที่สองดังกล่าว
19. ระบบตามข้อถือสิทธิ 18 นอกจากนั้น ประกอบด้วย ส่วนนับสำหรับแบ่งสัญญาณนาฬิกาดังกล่าวและ ส่วนสำหรับถอดรหัสสัญญาณให้จังหวะสัญญาณแรกและสัญญาณที่สอง ออกจากสัญญาณส่งออกของส่วนนับดังกล่าว
20. ระบบตามข้อถือสิทธิ 19 นอกจากนั้น ประกอบด้วยส่วนที่ ได้เชื่อมต่อเข้ากับส่วนนับดังกล่าวและส่วนถอดรหัสดังกล่าว สำหรับร่วมสบทบพัลซ์ที่แน่นอนของสัญญาณนาฬิกาดังกล่าวเข้า กับส่วนเสริมของช่วงเส้นสัญญาณในสัญญาณภาพดังกล่าว
21. ระบบตามข้อถือสิทธิ 18 ที่ซึ่ง สัญญาณที่ซิงโครไนสกับ สัญญาณนาฬิกาหลักดังกล่าวได้ถือกำเนิดมาจากพัลซ์ติดตามที่ ความถี่หลายเท่าดังกล่าว
22. ระบบตามข้อถือสิทธิ 18 ที่ซึ่ง สัญญารที่ซิงโครไนสกับ สัญญาณนาฬิกาหลักดังกล่าวได้ถือกำเนิดมาจากสัญญาณซิง โครไนสสแกนที่ความถี่หลายเท่าดังกล่าว
23. ระบบตามข้อถือสิทธิ 18 ที่ซึ่ง ส่วนออกซิลเลตดังกล่าว ประกอบด้วย ส่วนนับสำหรับแบ่งสัญญาณนาฬิกาดังกล่าว ส่วนสำหรับถอดรหัสสัญญาณให้จขังหวะที่ความถี่ดังกล่าวของ ส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าวและที่ความถี่หลาย เท่าดังกล่าวออกจากสัญญาณส่งออกของส่วนนับดังกล่าว ส่วนที่ได้เชื่อมต่อเข้ากับส่วนนับดังกล่าวละส่วนถอดรหัส ดังกล่าวสำหรับร่วมสมทบพัลซ์ที่แน่นอนของสัญญาณนาฬิกาดัง กล่าวเข้ากับส่วนเสริมของช่วงเส้นสัญญาณภาพในสัญญาณภาพดัง กล่าว
24. ระบบสำหรับให้กำเนิดสัญญาณนาฬิกาหลักล็อคการแสดงผลใน อุปกรณ์โทรทัศน์ที่ประกอบด้วย ส่วนสำหรับรับส่วนประกอบซิงโครไนสตามแนวนอนของสัญญาณภาพที่ เข้ามและให้กำเนิดสัญญาณซิงโครไนสระหว่างกลางที่ได้ซิง โครไนสอยู่กับส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าว วงจรเบี่ยงเบนตามแนวนอนที่ได้ซิงโครไนสอยู่กับสัญญาณซิง โครไนสระหว่างกลางดังกล่าวและให้กำเนิดกระแสเบี่ยงเบนตาม แนวนอนที่ส่งผลอยู่ในพัลซ์ติตามและสะบัดกลับ พัลซ์ดังกล่าว บางพัลซ์ได้ถูกนำไปกระทำการเปลี่ยนแปลงเฟสให้สัมพันธ์กับ ส่วนประกอบซิงโครไนสตามแนวนอนดังกล่าวของสัญญาณภาพที่เข้า มาดังกล่าว เฟสล็อคลูปที่ได้ซิงโครไนสอยู่กับวงจรเบี่ยงเบนตามแนวนอน ดังกล่าวมีส่วนทีสามารถควงบคุมการถี่สำหรับให้กำเนิดสัญญาณ นาฬิกาหลัก็อคการแสดงผล วงจรตรววัดเฟสและวงจรกรองสำหรับ พัฒนาสัญญาณควบคุมสำหรับส่วนออสซิลเลตดังกล่าว ตอบสนองกับ วงจรตรวจวัดเฟสดังกล่าว วงจรตรวจวัดเฟสดังกล่าวมีด้านรับ สัญญาณเข้าด้านหนึ่งสำหรับรับสัญญาณนาฬิกาหลักดังกล่าวและ ด้านรับสัญญาณเข้าอีกด้านหนึ่งสำหรับรับสัญญาณที่ซิงดครไนส กับสัญญาณนาฬิกาที่ได้ถือกำเนิดมาจากกระแสเบี่ยงเบนตามแนว นอนดังกล่าว ส่วนถอดรหัสที่ตอบสนองกับสัญญาณล็อคนาฬิกาการแสดงผลดัง กล่าวสำหรับให้กำเนิดสัญญาณให้จังหวะล็อคการแสดงผลและ วงจรประมวลผลสัญญาณภาพสำหรับสัญญาณภาพดังกล่าวตอบสนองกับ สัญญาณให้จังหวะดังกล่าว
25. ระบบตามข้อถือสิทธิ 24 ที่ซึ่ง กระแสเบี่ยงเบนตามแนว นอนดังกล่าวจะผลิตสัญญาณซิงโครไนสสแกนที่มีความถี่ซึ่งเป็น ความถี่หลายเท่าของส่วนประกอบซิงโครไนสตามแนว
26. ระบบตามข้อถือสิทธิ 24 ที่ซึ่งกระแสเบี่ยงเบนตามแนวนอน จะผลิตสัญญาณซิงโครไนสสแกน สัญญาณซิงโครไนสสัญญาณนาฬิกาดัง กล่าวที่ได้ถือกำเนิดมาจรากสัญญาณซิงโครไนสสแกนดังกล่าว
27. ระบบตามข้อถือสิทธิ 24 ที่ซึ่ง สัญญาณซิงดครไนสสัญญาณ นาฬิกาดังกล่าวได้ถูกสร้างขึ้นดดยพัลซ์สะบัดกลับตามแนวนอน (ข้อถือสิทธิ 27 ข้อ, 7 หน้า, 6 รูป)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TH12677A true TH12677A (th) | 1993-05-10 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI883670A0 (fi) | Kellosignaalin generointijärjestelmä | |
| KR920702143A (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| KR830008597A (ko) | 텔레비전 수상기 | |
| JPS5871784A (ja) | 固体カラ−ビデオカメラの同期信号発生回路 | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| US4468687A (en) | Television synchronizing signal reproducing apparatus | |
| EP0392618B1 (en) | Apparatus for generating a horizontal reset signal synchronous with a subcarrier locked clock | |
| JPH05502774A (ja) | デジタル複合ビデオシステムにおける同期のための方法及び装置 | |
| KR890006059A (ko) | 텔레비젼 수상기 | |
| KR100212152B1 (ko) | 공중파 방송의 데이터 검출회로 | |
| EP0966153B1 (en) | Video signal synchronizing apparatus | |
| US5534939A (en) | Digital video clock generation system | |
| KR900702716A (ko) | 텔레비젼 수신장치 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| KR930005604B1 (ko) | 수평동기신호 일치화회로 | |
| JP2699370B2 (ja) | Ｐｌｌ装置 | |
| KR100304891B1 (ko) | 평판형 표시장치 시스템 | |
| JP2661401B2 (ja) | キャプションデコーダ回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR930003966B1 (ko) | Ntsc/pal겸용 발진주파수 변환회로 | |
| KR910013933A (ko) | 디지탈 텔레비젼 수상기의 메인클럭 발생방법 및 회로 | |
| KR880000809Y1 (ko) | 스텝신호 발생장치 | |
| JPS62188474A (ja) | 基準信号再生回路 | |
| JPS61224667A (ja) | 垂直同期再生回路 | |
| JPH01126012A (ja) | 発振出力制御回路 |