SU997253A1 - D flip-flop with serviceability self-check - Google Patents
D flip-flop with serviceability self-check Download PDFInfo
- Publication number
- SU997253A1 SU997253A1 SU813301448A SU3301448A SU997253A1 SU 997253 A1 SU997253 A1 SU 997253A1 SU 813301448 A SU813301448 A SU 813301448A SU 3301448 A SU3301448 A SU 3301448A SU 997253 A1 SU997253 A1 SU 997253A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- output
- input
- equality
- logical
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
(54) D-ТРИГГЕР С АВТОНОМНОЙ ПРОВЕРКОЙ РАЮТОСПОСОБНОСТИ(54) D-TRIGGER WITH AUTONOMOUS RELIABILITY CHECK
Изобретение относитс к автоматике и вычислительной технике и может быть примене1|,о при построений высокодиаг ностируемых устройств обработки цифровой информации. .... : Известен О- риггар, содержащий Информационную и тактовые шины, четыре элемента И-НЕ.The invention relates to automation and computing, and can be applied to the construction of highly diagnosable digital information processing devices. ....: Origgar is known, containing Information and clock tires, four AND-NOT elements.
Недостатком известного устройства вл етс его низка приспособленность к контролю работоспособности и диагностированию неисправностей.A disadvantage of the known device is its low adaptability to the performance monitoring and troubleshooting.
Известен D-триггер, содержащий два элемента РАВНОЗНАЧНОСТЬ, эле- I мент И,входную шину и информационную шику, котора соединена с первыми входами первого и второго элементов РАВНОЗНАЧНОСТЬ, вторые входы .которых соединены соответственно с выходом второго элемента РАВНОЗНАЧНОСТЬ и с выходом элемента И, первый и второй входы которого соединены соответственно со входной шиной и с выходом первого элемента РАВНОЗНАЧНОСТЬ 23 .A D-flip-flop is known, containing two EQUALITY elements, an I element, an input bus and informational shear, which is connected to the first inputs of the first and second EQUALITY elements, the second inputs of which are connected respectively to the output of the second EQUALITY element and to the output of the AND element, the first and second inputs of which are connected respectively with the input bus and with the output of the first element EQUALITY 23.
Недостатком данного технического решени также вл етс сложна система контрол , заключающа с в по- . ,этапной проверке D-триггера логическим нулем а затем логической единицей , а также слаба приспособленность схемы триггера к диагностике неисправностей, объ сн юща с наличием в схеме элемента И. Это приводит к тому, что логические ошибки эквивалентность нулю на входах и выходе элемента И - не различны.The disadvantage of this technical solution is also a complex control system consisting in -. , a step test of the D-flip-flop with a logical zero and then a logical one, as well as a weakness of the trigger circuit for fault diagnosis, which explains the presence in the circuit of the I. no different.
Цель изобретени - ускорение конт Q рол работоспособностчThe purpose of the invention is to accelerate the control of Q
Цель достигаетс тем, что в D-триггер с автономной проверкой работоспособности , содержащий.два элемента РАВНОЗНАЧНОСТЬ, входную шину и информационную шину, котора соединена сThe goal is achieved by the fact that in the D-trigger with autonomous operability check, containing two elements of EQUALITY, input bus and information bus, which is connected to
15 первым входом первого элетлента РАВНОЗНАЧНОСТЬ ., введены элемент НЕРАВНОЗНАЧНОСТЬ , и шина управлени , котора соединена с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй, третий15 by the first input of the first elektlenta. EMERGENCY., The element UNBETTER is entered, and the control bus, which is connected to the first input of the second element, the UNIFORM, second, third
20 входы и выход которЬго соединены соответственно со входной шиной, с выходом первого элемента РАВНОЗНАЧНОСТЬ и спервым входом элемента НЕРАВНОЗНАЧНОСТЬ , второй вход и выход которогоThe 20 inputs and the output of which are respectively connected with the input bus, with the output of the first element EQUALITY and the first input of the element UNEQUALITY, the second input and output of which
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813301448A SU997253A1 (en) | 1981-06-12 | 1981-06-12 | D flip-flop with serviceability self-check |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813301448A SU997253A1 (en) | 1981-06-12 | 1981-06-12 | D flip-flop with serviceability self-check |
Publications (1)
Publication Number | Publication Date |
---|---|
SU997253A1 true SU997253A1 (en) | 1983-02-15 |
Family
ID=20963117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813301448A SU997253A1 (en) | 1981-06-12 | 1981-06-12 | D flip-flop with serviceability self-check |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU997253A1 (en) |
-
1981
- 1981-06-12 SU SU813301448A patent/SU997253A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5771474A (en) | Method for testing electronic control devices | |
JPS5931892B2 (en) | semiconductor integrated circuit | |
SU997253A1 (en) | D flip-flop with serviceability self-check | |
US4975602A (en) | Logic level data conversion system | |
US3708791A (en) | Sequential monitor | |
SU1005029A1 (en) | Multi-function logic module | |
SU1387044A1 (en) | Device for checking rom units | |
SU1181118A1 (en) | Malfunction diagnosis device for pulser | |
SU1081777A1 (en) | Adjustable d flip-flop | |
SU1501060A1 (en) | Device for checking digital integrated microcircuits | |
SU1291958A1 (en) | Polyfunctional logic module | |
SU1168952A1 (en) | Device for monitoring digital equipment with block structure | |
EP0735478A1 (en) | Variable configuration data processing system with automatic serial test interface connection configuration and bypass device | |
SU1425608A1 (en) | Device for extracting reversal signals | |
SU884147A1 (en) | Counter testing device | |
JPH0325229Y2 (en) | ||
SU1649577A1 (en) | Multichannel pulse counter | |
SU1213444A1 (en) | Output unit of apparatus for testing digital blocks | |
SU1218386A1 (en) | Device for checking comparison circuits | |
SU1575185A1 (en) | Signature analyzer | |
SU1621199A1 (en) | Majority-redundancy device | |
SU1280600A1 (en) | Information input device | |
SU1275447A2 (en) | Device for checking source of sequential pulses | |
SU1439734A2 (en) | Counter checking device | |
SU1667241A1 (en) | Multifunctional logic gate |