SU997253A1 - D flip-flop with serviceability self-check - Google Patents

D flip-flop with serviceability self-check Download PDF

Info

Publication number
SU997253A1
SU997253A1 SU813301448A SU3301448A SU997253A1 SU 997253 A1 SU997253 A1 SU 997253A1 SU 813301448 A SU813301448 A SU 813301448A SU 3301448 A SU3301448 A SU 3301448A SU 997253 A1 SU997253 A1 SU 997253A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bus
output
input
equality
logical
Prior art date
Application number
SU813301448A
Other languages
Russian (ru)
Inventor
Сергей Михайлович Терешко
Владимир Сергеевич Панчиков
Андрей Аркадьевич Парфенов
Михаил Михайлович Татур
Original Assignee
Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны filed Critical Минское Высшее Инженерное Зенитное Ракетное Училище Противовоздушной Обороны
Priority to SU813301448A priority Critical patent/SU997253A1/en
Application granted granted Critical
Publication of SU997253A1 publication Critical patent/SU997253A1/en

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

(54) D-ТРИГГЕР С АВТОНОМНОЙ ПРОВЕРКОЙ РАЮТОСПОСОБНОСТИ(54) D-TRIGGER WITH AUTONOMOUS RELIABILITY CHECK

Изобретение относитс  к автоматике и вычислительной технике и может быть примене1|,о при построений высокодиаг ностируемых устройств обработки цифровой информации. .... : Известен О- риггар, содержащий Информационную и тактовые шины, четыре элемента И-НЕ.The invention relates to automation and computing, and can be applied to the construction of highly diagnosable digital information processing devices. ....: Origgar is known, containing Information and clock tires, four AND-NOT elements.

Недостатком известного устройства  вл етс  его низка  приспособленность к контролю работоспособности и диагностированию неисправностей.A disadvantage of the known device is its low adaptability to the performance monitoring and troubleshooting.

Известен D-триггер, содержащий два элемента РАВНОЗНАЧНОСТЬ, эле- I мент И,входную шину и информационную шику, котора  соединена с первыми входами первого и второго элементов РАВНОЗНАЧНОСТЬ, вторые входы .которых соединены соответственно с выходом второго элемента РАВНОЗНАЧНОСТЬ и с выходом элемента И, первый и второй входы которого соединены соответственно со входной шиной и с выходом первого элемента РАВНОЗНАЧНОСТЬ 23 .A D-flip-flop is known, containing two EQUALITY elements, an I element, an input bus and informational shear, which is connected to the first inputs of the first and second EQUALITY elements, the second inputs of which are connected respectively to the output of the second EQUALITY element and to the output of the AND element, the first and second inputs of which are connected respectively with the input bus and with the output of the first element EQUALITY 23.

Недостатком данного технического решени  также  вл етс  сложна  система контрол , заключающа с  в по- . ,этапной проверке D-триггера логическим нулем а затем логической единицей , а также слаба  приспособленность схемы триггера к диагностике неисправностей, объ сн юща с  наличием в схеме элемента И. Это приводит к тому, что логические ошибки эквивалентность нулю на входах и выходе элемента И - не различны.The disadvantage of this technical solution is also a complex control system consisting in -. , a step test of the D-flip-flop with a logical zero and then a logical one, as well as a weakness of the trigger circuit for fault diagnosis, which explains the presence in the circuit of the I. no different.

Цель изобретени  - ускорение конт Q рол  работоспособностчThe purpose of the invention is to accelerate the control of Q

Цель достигаетс  тем, что в D-триггер с автономной проверкой работоспособности , содержащий.два элемента РАВНОЗНАЧНОСТЬ, входную шину и информационную шину, котора  соединена сThe goal is achieved by the fact that in the D-trigger with autonomous operability check, containing two elements of EQUALITY, input bus and information bus, which is connected to

15 первым входом первого элетлента РАВНОЗНАЧНОСТЬ ., введены элемент НЕРАВНОЗНАЧНОСТЬ , и шина управлени , котора  соединена с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй, третий15 by the first input of the first elektlenta. EMERGENCY., The element UNBETTER is entered, and the control bus, which is connected to the first input of the second element, the UNIFORM, second, third

20 входы и выход которЬго соединены соответственно со входной шиной, с выходом первого элемента РАВНОЗНАЧНОСТЬ и спервым входом элемента НЕРАВНОЗНАЧНОСТЬ , второй вход и выход которогоThe 20 inputs and the output of which are respectively connected with the input bus, with the output of the first element EQUALITY and the first input of the element UNEQUALITY, the second input and output of which

Claims (2)

25 соединены соответственно с информационной ишной и со вторым входом первого элемента -РАВНОЗНАЧНОСТЬ,На чертеже представлен D- риггер .с автономной проверкой работоспособ30 ности. D-триггер содержит элементы 1 и РАВНОЗНАЧНОСТЬ, элемент 3 НЕРАВНОЗНАЧНОСТЬ , информационна  шина 4, вход на  шина 5, шина 6 управлени  и выход на  шина 7. Информационна  шина.4 соединена с первыми входами элемента 1 РАВНОЗНАЧНОСТЬ И элемента 3 НЕРАВНОЗНАЧНОСТЬ , вторые входы которых соединены соответственно с выходом элемента 3 НЕРАВНОЗНАЧНОСТЬ И с выходом эле мента 2 РАВНОЗНАЧНОСТЬ, входы KuTOpor соединены соответственно с выходом элемента 1 РАВНОЗНАЧНОСТЬ, со входной шиной 5 и с шиной 6 управлени , выходна  шина 7 соединена с выходом элемента 3 НЕРАВНОЗНАЧНОСТЬ. Логическое выражение дл  предлагаемого D-триггера F((DF+DF) CU+ (-DF+DF) си) D+ - --О, +((DF+DF) CU+(DF+DF) си) где F функци  на выходе элемента j; D, С, и - сигналы соответственно на шинах 4-6, . В рабочем режиме по шине .6 подаетс  сигнал логического нул  при ЭТОМ функци  F на выходе элемента 3 имеет вид f-TUC + Формула изобретени  D-триггер с автономной проверкой работоспособности, содержащий два элемента РАВНОЗНАЧНОСТЬ, входную шину и информационную шину, котора  соединена с первым входом первого элемента РАВНОЗНАЧНОСТЬ, о т личающийс  тем, что, с цель ускорени  контрол  работоспособности в него введены элемент. НЕРАВНОЗНАЧНОСТЬ и шина управлени , котора  сое динена с первым входом второго элемента РАВНОЗНАЧНОСТЬ, второй, |Третий входы и выход которого соединены со;ответственно с входной шиной, с выхо и устройство выполн ет функцию D-триггера . В режиме контрол  работоспособности на шину 6 управлени  подаетс  сигнал .Константа 1,.В этом случае, при наличии на шине 5 логической единицы , устройство генерирует импульсы типа Меандр. Наличие любой неисправности , ведующей к по влению логических ошибок ( , О ) любого элемента схемы приведет к срыву генерации. Метод контрол  работоспособности автомата пам ти проверкой генерации позвол ет осуществить контроль за один такт изменением сигнала на шине 6 управлени  с Константы О на Константу 1 с одновременной подачей по шине 5 логической -единицы . По вление логических ошибок на выходах элементов схемы устройства приводит, к по влению функций неисправности , которые приведены в таблице. Таким образом, предлагаемый D-триггер обладает простой системой контрол  и полностью диагностируетс  с точностью до типа неисправности любого элемента устройства. дом первого элемента РАВНОЗНАЧНОСТЬ и с первым входом элемента НЕРАВНОЗНАЧНОСТЬ , второй вход и выход которого соединены соответственно с информационной шиной и с вторым входом первого элемента РАВНОЗНАЧНОСТЬ. Источники информации прин тые во внимание при экспертизе 1.Самофалов,Корнейчук и др, Электронные цифровые вычислительные машины, Киев, Высша  школа,1976. 25 are connected, respectively, to the informational and the second input of the first element - the equal value. The drawing shows a D-rigger with an autonomous operability check. D-flip-flop contains elements 1 and EQUALITY, element 3 UNAUTION, information bus 4, input to bus 5, control bus 6 and output to bus 7. Information bus 4 is connected to the first inputs of element 1 EQUALITY AND element 3 UNEQUALITY, the second inputs of which connected to the output of the element 3 UNEMNATABILITY And with the output of the element 2 EQUALITY, the KuTOpor inputs are connected respectively to the output of the element 1 EQUALITY, to the input bus 5 and to the control bus 6, the output bus 7 is connected to the output of the element 3 HEP VNOZNACHNOST. Logical expression for the proposed D-flip-flop F ((DF + DF) CU + (-DF + DF) si) D + - --O, + ((DF + DF) CU + (DF + DF) si) where F is the function at the output of the element j; D, C, and - signals, respectively, on tires 4-6,. In the operating mode, the bus .6 is given a logical zero signal at THIS function F at the output of element 3 has the form f-TUC + The invention D-trigger trigger with stand-alone performance test, containing two elements equal, the input bus and the information bus, which is connected to the first the input of the first element is EQUALITY, which is characterized by the fact that an element is entered into it with the aim of speeding up the performance monitoring. UNEQUAL DETAILS and the control bus, which is connected to the first input of the second element EQUALITY, the second, | The third inputs and the output of which are connected to; responsibly to the input bus, the output and the device performs the D-flip-flop function. In the health monitoring mode, a signal is sent to the control bus 6. Constant 1,. In this case, if there is a logical unit on bus 5, the device generates Meander-type pulses. The presence of any malfunction leading to the appearance of logical errors (, O) of any element of the circuit will lead to a breakdown of generation. The method of monitoring the operability of the automatic memory by checking the generation permits monitoring for one cycle by changing the signal on bus 6 of the control from Constant O to Constant 1 while simultaneously feeding logical-unit across bus 5. The appearance of logical errors at the outputs of the elements of the device circuit leads to the appearance of fault functions, which are listed in the table. Thus, the proposed D-trigger has a simple control system and is fully diagnosed with the accuracy of the type of failure of any element of the device. the house of the first EQUALITY element and the first input of the UNEQUALITY element, the second input and output of which are connected respectively with the information bus and with the second input of the first ELEMENT element. Sources of information taken into account in the examination 1. Samofalov, Korneychuk et al., Electronic digital computers, Kiev, Higher School, 1976. 2.Мищенко В.А. и др. Многофункциональные автоматы и элементна  база цифровых ЭВМ. М., Радио и св зь, 1981, с. 210 прото.тип .2. Mishchenko V.A. and others. Multifunctional automata and element on the base of digital computers. M., Radio and Communication, 1981, p. 210 proto.typ. i/ 6i / 6
SU813301448A 1981-06-12 1981-06-12 D flip-flop with serviceability self-check SU997253A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813301448A SU997253A1 (en) 1981-06-12 1981-06-12 D flip-flop with serviceability self-check

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813301448A SU997253A1 (en) 1981-06-12 1981-06-12 D flip-flop with serviceability self-check

Publications (1)

Publication Number Publication Date
SU997253A1 true SU997253A1 (en) 1983-02-15

Family

ID=20963117

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813301448A SU997253A1 (en) 1981-06-12 1981-06-12 D flip-flop with serviceability self-check

Country Status (1)

Country Link
SU (1) SU997253A1 (en)

Similar Documents

Publication Publication Date Title
US5771474A (en) Method for testing electronic control devices
JPS5931892B2 (en) semiconductor integrated circuit
SU997253A1 (en) D flip-flop with serviceability self-check
US4975602A (en) Logic level data conversion system
US3708791A (en) Sequential monitor
SU1005029A1 (en) Multi-function logic module
SU1387044A1 (en) Device for checking rom units
SU1181118A1 (en) Malfunction diagnosis device for pulser
SU1081777A1 (en) Adjustable d flip-flop
SU1501060A1 (en) Device for checking digital integrated microcircuits
SU1291958A1 (en) Polyfunctional logic module
SU1168952A1 (en) Device for monitoring digital equipment with block structure
EP0735478A1 (en) Variable configuration data processing system with automatic serial test interface connection configuration and bypass device
SU1425608A1 (en) Device for extracting reversal signals
SU884147A1 (en) Counter testing device
JPH0325229Y2 (en)
SU1649577A1 (en) Multichannel pulse counter
SU1213444A1 (en) Output unit of apparatus for testing digital blocks
SU1218386A1 (en) Device for checking comparison circuits
SU1575185A1 (en) Signature analyzer
SU1621199A1 (en) Majority-redundancy device
SU1280600A1 (en) Information input device
SU1275447A2 (en) Device for checking source of sequential pulses
SU1439734A2 (en) Counter checking device
SU1667241A1 (en) Multifunctional logic gate