SU993439A1 - Pulse generator - Google Patents

Pulse generator Download PDF

Info

Publication number
SU993439A1
SU993439A1 SU813331070A SU3331070A SU993439A1 SU 993439 A1 SU993439 A1 SU 993439A1 SU 813331070 A SU813331070 A SU 813331070A SU 3331070 A SU3331070 A SU 3331070A SU 993439 A1 SU993439 A1 SU 993439A1
Authority
SU
USSR - Soviet Union
Prior art keywords
voltage
comparator
inverter
output
capacitor
Prior art date
Application number
SU813331070A
Other languages
Russian (ru)
Inventor
Виктор Платонович Бакалинский
Василий Демьянович Бичуков
Анатолий Григорьевич Хлонь
Original Assignee
Предприятие П/Я Р-6292
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Р-6292 filed Critical Предприятие П/Я Р-6292
Priority to SU813331070A priority Critical patent/SU993439A1/en
Application granted granted Critical
Publication of SU993439A1 publication Critical patent/SU993439A1/en

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Description

Уст1 ойство относитс  к импульсной технике и может использоватьс  дд  формировани  высокостабильных .интервгшов времени в аппаратуре автоматй1 и , телемеханики и вычислительной техники.The device belongs to the pulse technique and can be used for the formation of highly stable timing intervals in the automation equipment, telemechanics and computer technology.

Известен импульсный генератор содержаший операционный усилитель, вы- хоц которого через врем задгиощую RC-цепь и цепь резистивного делител  напр жени  соединен с общей шиной питани , а входы - с выходами упом нутых цепей 11.A pulsed generator containing an operational amplifier is known, whose output via a timed RC circuit and a resistive voltage divider circuit is connected to the common power bus and the inputs to the outputs of the said circuits 11.

Недостатком данного генератора  вл етс  мала  стабильность периода, узкий частотный диапазон и функциональные возможности, в частности отсутствие дискретной регулировки периода .Наиболее близким к предлагаемому  вл етс , импульсный генератор, содержащий компаратор, первый инвертор, в рем   задающую КС-цепь., делитель напр жени , входы компаратора подключены соответственно к средним точкам врем задающей КС-цепи и делители напр жени , вход первого инвертора пбдкл1 .чен к выходу компаратора (2.The disadvantage of this generator is the low period stability, a narrow frequency range and functionality, in particular, the absence of a discrete period adjustment. The closest to the proposed one is a pulse generator containing a comparator, the first inverter, in the driver specifying the KS circuit., Voltage divider the comparator inputs are connected respectively to the middle points of the time of the master KS circuit and voltage dividers, the input of the first inverter PBDk1. to the output of the comparator (2.

Недостатком известного генератора  вл етс  низка  стабильность периодаA disadvantage of the known generator is the low period stability.

следовани  ИМПУЛЬСОВ, узкий диапазон, частот, отсутствие возможности дискретного изменени  периода следовани  импульсов при сохраненииих скважности .following impulses, narrow range, frequency, the lack of discrete changes in the period of the pulse following while maintaining the duty cycle.

Цель изобретени  - расширение функциональных возможностей путем стабилизации периода, расширение диапазона генерируемых частот в область The purpose of the invention is to expand the functionality by stabilizing the period, expanding the range of generated frequencies in the region

10 низких частот.10 low frequencies.

Указанна  цель достигаетс  за счет того, что в- генератор, содержащий управл ющую шину, компаратор , первый инвертор, врем задающую This goal is achieved due to the fact that the in-generator containing the control bus, the comparator, the first inverter, the time setting

15 КС-цепь, делитель напр жени , входы компаратора подключены соответственно к средним точкам врем задающей КС-цепи и делител  напр жени , вход первого инвертора подключен к выходу 15 KS circuit, voltage divider, comparator inputs are connected respectively to the middle points of the time of the master KS circuit and voltage divider, the input of the first inverter is connected to the output

20 компаратора, введены второй инвертор и логический элемент И, вход второго инвертора и один вход логического элемента -И подключены к внходу первого инвертора, выход второго . рертора соединен с выходом логического элемента И и с выходом первого инвертора соответственно через врем задающую КС-цепь и делитель напр жени , а второй вход логического эле- j 20 comparator, entered the second inverter and the logical element And the input of the second inverter and one input of the logic element -and connected to the input of the first inverter, the output of the second. A rectifier is connected to the output of the logic element And and to the output of the first inverter, respectively, through time specifying the KS circuit and the voltage divider, and the second input of the logic element j

Claims (2)

30 мента И подключен к управлчютоП шине. На фиг, 1 изображена электрическа  схема импульсного генератора; на фиг. 2 - эпюры напр жений, иллюстрирующие переходные процессы в устройстве . . Генератор содержит компаратор 1, например интегральный компаратор на основе дифференциального усилител , врем задающую RC-цепь- 2, состо щую из резистора 3 и конденсатора 4, де литель 5 напр жени  на резисторах 6 и 7, первый инв ертор 8, второй ин вертор 9, логический элемент И 10, управл ющую шину 11. Инвертирующий и неинвертирующий входы компаратора подключены соответственно к выходу врем задающей RC-цепи 2 и к выходу делител  5 напр жени . Вход первого инвертора 8 подключен к выходу компаратора 1. Вход второго инвертора 9 и один из входов логического элемента И 10 подключены к выходу первого инвертора 8. Выход второго инвертора 9 соединен с выходом элемен та И 10 и первого инвертора 8 соответственно через врем задающую RC-цепь 2 и делитель 5 напр жени , второй вход логического элемента И подключён к управл ющей шике 11. Генератор работает следующим образом . Предположим, что в момент включе ни  напр жени  питани  на управл ющей шине 11 установлено напр жение, соответствующее логическому О, а конденсатор 4 разр жен. Тогда на выходе логического элемента И 10 та же установитс  уровень логического О ( выходе компарато ра 1 устанавливаетс  потенциал логи ческой , так как напр жение на его неинвертирующем входе больше, чем на инвертирукЯдем. На выходах ин верторов В и 9 устанавливаютс  соот ветственно уровни логического О (VebtKe) и логической 1 (Vi) . Напр жение на делителе 5 напр же ни  равно (V, вь1Хв) неинвер тирующем входе компаратора Густано витс  напр жение fV -V N(. Wi. fVi HA n бьп(9 Vwel &ыхв лR ,R - сопротивлени -резисторов б и 7 делител  5 на пр жени . Напр жение на врем задакадей RC-це пи 2 с V Под воздействием этого напр жени  че рез резистор 3 зар жаетс  конденсатор 4, зар д которого заканчиваетс , когда напр жение на инвертирующем входе компаратора 1 достигает значени  М . Напр жение на конденсаторе 4 в этот момент равно (V ) а на выходе компаратора 1 устанавливаетс  напр жение логического О. На выходах инверторов 8 и 9 соответcjjBeHHO ycтaнaвливaютc  потенциалы ВЫХв йЫ5(о этого момента времени напр жение на делителе 5 равно JVgwXe ВЫК9 напр жение на неин- . вертирующем входе компаратора 1 paia VXCL I ьых .it())- « 9 Дв Напр жение на рем задающе RC-це- Е гУ -v пи 2 становитс  равным ii быхч аых о и конденсатор 4 начинает разр жатьс  через резистор 3 до тех пор, когда напр жение на инвертирунхцем входе компаратора 1 достигнет значени  Напр жение на конденсаторе 4 в этот момент равно (4,-VgJ,,,) . . На выходе компаратора 1 устанавливаетс  напр жение логической , а на выходах инверторов 8 и 9 напр жение логического О (Vg°.) и логической ч (V,y) соответственно . После этого начинаетс  зар д конденсатора 4, и далее процессы будут повтор тьс . Таким образом, в установившемс  режиме конденсатор 4 зар жаетс  через резистор 3 от напр жени  VQ..Vn .v. до напр жени  V. .У 9bi)Lfo И затем разр жаетс  через резистор 3 от напр жени  ДО напр жени  Сом соответственно под воздействием напр жений ЕЗ и Е . Врем  зар да ty и разр да tp конденсатора 4 определ етс  из выражеНИИ . Ч где R - сопротивление резистора 3; с - емкость конденсатора 4. При равенстве логических уровней напр жений на выходах инверторов и логического элемента И %i -Pi vi mi a период ) Если на управл ющий вход генератора подать высокий уровень напр жени , например в момент времени, показанный на фиг. 2, состо ние логического элемента и 10 измен етс  после того, как на выходе первого цнвертора 8 также установитс  уровень логической Ч . С указанного момента времени на выходе логического элеменига И 10 ус тановитс  уровень логической i« ( ) 3 з выходе второго инвертора 9 - уровень логического О вых9 I Напр жение на делителе 5 равно ()(g Ы)1Х9 нвинвертирующем входе компаратора 1 установи с  напр жение Vy, , Напр жени  на врем задающей пи 2 в этом случае равно w binio fcbin 9 и направлено встречно напр жению на конденсаторе, 30 ment And connected to the control bus. Fig. 1 shows an electrical circuit of a pulse generator; in fig. 2 - voltage diagrams illustrating transients in the device. . The generator contains a comparator 1, for example an integral comparator based on a differential amplifier, the time specifying an RC circuit 2, consisting of a resistor 3 and a capacitor 4, a voltage divider 5 on resistors 6 and 7, the first inverter 8, the second inverter 9 , logic element AND 10, control bus 11. The inverting and non-inverting inputs of the comparator are connected respectively to the output time of the driving RC circuit 2 and to the output of the voltage divider 5. The input of the first inverter 8 is connected to the output of the comparator 1. The input of the second inverter 9 and one of the inputs of the logic element 10 is connected to the output of the first inverter 8. The output of the second inverter 9 is connected to the output of the element 10 and the first inverter 8 respectively through time setting RC- circuit 2 and voltage divider 5; the second input of the AND gate is connected to the control chic 11. The generator operates as follows. Suppose that at the moment when the supply voltage is turned on, the control bus 11 is set to the voltage corresponding to the logic O, and the capacitor 4 is discharged. Then at the output of the logic element And 10 the same level of logical O will be set (the output of comparator 1 is set to a logic potential, since the voltage at its non-inverting input is greater than that of inverting. The outputs of inverters B and 9 are set respectively to levels of logic O (VebtKe) and logical 1 (Vi). The voltage on the divider 5 is equal to or equal to (V, v1xv) the non-inverting input of the comparator Gustano-vts voltage fV -VN (Wi. FVi HA n bp (9 Vwel & R) , R - resistances of resistors b and 7 of the divider 5 to the voltage. the time of the RC RC circuit PI 2 with V Under the influence of this voltage through the resistor 3, the capacitor 4 is charged, the charge of which ends when the voltage on the inverting input of the comparator 1 reaches the value of M. The voltage on the capacitor 4 at this moment is equal to ( V) and the output of the comparator 1 sets the voltage of the logic O. At the outputs of the inverters 8 and 9, respectively, JH BeHHO, the OUTPUT potentials of YY5 are set (the voltage on the divider 5 is equal to JVgWXe OUT9 at this moment of time. the rotating input of the comparator 1 paia VXCL I ь .it ()) - "9 Dv. The voltage on the clock specifies the RC-circuit and -v pi 2 becomes equal to ii bahy and the capacitor 4 begins to discharge through the resistor 3 until when the voltage on the inverter input of the comparator 1 reaches the value of the voltage on the capacitor 4 at this moment is (4, -VgJ ,,,). . The output of the comparator 1 is set to the logical voltage, and the outputs of the inverters 8 and 9, the logical voltage O (Vg °) and logical h (V, y), respectively. Thereafter, the charge of the capacitor 4 begins, and then the processes will be repeated. Thus, in steady state, capacitor 4 is charged through resistor 3 from the voltage VQ..Vn .v. to the voltage V.. V. 9bi) Lfo And then it is discharged through the resistor 3 from the voltage BEFORE the voltage Som, respectively, under the influence of the voltages E3 and E. The charge time ty and discharge tp of the capacitor 4 is determined from the expression. Where R is the resistance of the resistor 3; c is the capacitance of capacitor 4. If the logic levels of the voltages at the outputs of the inverters and the logic element are equal, and% i -Pi vi mi a period) If a high voltage level is applied to the generator control input, for example, at the time shown in FIG. 2, the state of the logic element and 10 changes after the logic level H is also set at the output of the first inverter 8. From the specified time point, the output of the logic element AND 10 sets the level of the logical i (() 3 from the output of the second inverter 9 - the level of the logic O output9 I The voltage on the divider 5 is equal to () (g Ы) 1Х9 on the inverter input of the comparator 1 Vy,, The voltage at the time specifying pi 2 in this case is equal to w binio fcbin 9 and is directed oppositely to the voltage on the capacitor, 2. Напр жение на ин вертирующем входе компаратора оольше , ем на иеинвертирукхдем входе и равно (Vcj, ьь«к Состо ние компаратора I и соответственно инверторов 8 и 9, элемента 10 не изменитс  до тех пор, пока это напр жение не уменьшитс  до величины V. Напр жение йа конденсаторе 4 в этот момент станет равным Coaa: ai C i ubiH()) i В этот же момент времени компаратор 1 и инверторы 8 и 9 измен т свое сос то ние на противоположное Напр жение на делителе 5 напр же;ни  в этом случае равно {Vjb,, вьпд к на неинвертируквдем входе компарато ра 1 установитс  напр жение V .Тог да к врем задак дей КС-цепи 2 приложе но напр жение Uia Эи- еык е.мхю направленное встречно напр жению на конденсаторе оа- Напр жение иа инвертирующем входе компаратора 1 станет отрицательным, меньшим, чем на неиивертирукацем входд, и равным . Повторное изменение состо ний ком паратора 1 и инверторов 8 и 9 произойдёт в момент времени, когда напр  жение на неинвертйрукхцем входе ратора увеличитс  до величины Vft,. Напр жение на конденсаторе 4 станет равным ,. . Далее процессы будут повтор тьс . Таким образом, в установившемс  режиме конденсатор 4 будет перезар жатьс  от напр жени  V до напр жени  , а затем от напр жени  У, до напр жени  соответственно под воздействием напр жений Врем  перезар да конденсатора 4 при каждом цикле определ етс  виражени ми Ь9ач СО21 .tv., -tv,-ЛСви с: .41 tti 1 с. -V сога 1 . согл При идентичности значений логических уровней элементов .i. откуда видно, что t,, t, так как . Период следовани  импульсов V-by4+t,,(l4.a XT) Максимальное значение перкода у предлагаемого генератора в первом случае в 2 раза, а во втором приблизительно в 4 раза выше, чем период колебаний генерируемых известным генератором при тех же номиналах ментов. Формула изобретени  Импульсный генератор, содержащий правл ющую шину, компаратор, первый инвертор/- врем задающую КС-цепь, делитель напр жени , входы компаратора подключены соответственно к средним трчкам врем э адающей RC-цепи и делител  напр жений, вход первого инвертора подключен к выходу компаратора ,,о т л и ч а ю щ и и с   тем, что, с целью расширени  функциональных возможностей путем стабилизации периода, расширени  диапазона генерируемых частот в область низких частот, в него введены второй инвертор и логический элемент И, вход вто рого инвертора и один вход, логического элемента И подключены к выходу .первого инвертора, выход второго инвертора соединен с выходом логического элемента И и с выходом первого инвертора соответственно через врем задающую RC-цепь и делитель напр жени , а другой вход логического элемента И подключен к управл ющей шине. Источники информации, прин тые во внимание при экспертизе 1.Шилов В.Л. Литейние интегральные схемы в радиоэлектронной аппаратуре . Советское радио, 1979, с. 233-236. 2,Авторское свидетельства СССР 413606, кл. Н 03 К 3/335, 30.05.72.2. The voltage at the inverting input of the comparator is longer, at the power inverter input and equals (Vcj, b) to the state of the comparator I and, accordingly, inverters 8 and 9, element 10 does not change until this voltage decreases to V. The voltage of capacitor 4 at this moment will become equal to Coaa: ai C i ubiH ()) i At the same time, the comparator 1 and the inverters 8 and 9 change their supply to the opposite voltage on the divider 5; neither in this case equals {Vjb ,, out to the non-inverted input the comparator 1 will set the voltage V. T By the time zadak dey ks circuit 2 applied but the voltage Uia Eiyek emhu directed opposite to the voltage on the capacitor about. The voltage and inverting input of the comparator 1 will become negative, less than on the non-sintered entrance, and equal. The re-change of the states of com- parator 1 and inverters 8 and 9 will occur at the moment of time when the voltage on the non-inverter riz input increases to the value of Vft ,. The voltage across the capacitor 4 becomes equal,. . Further, the processes will be repeated. Thus, in steady state, capacitor 4 will recharge from voltage V to voltage, and then from voltage Y to voltage, respectively, under the influence of voltages. The recharge time of capacitor 4 during each cycle is determined by the turns of CO9 CO21 .tv ., -tv, -Lsv with: .41 tti 1 s. -V soga 1. agreed If the values of the logical levels of the elements .i are identical. whence it is clear that t ,, t, since. V-by4 + t ,, impulse period (l4.a XT) The maximum percode value of the proposed generator is 2 times in the first case, and about 4 times higher in the second than the oscillation period generated by a known generator with the same cops. Claims: Pulse generator containing a bus, a comparator, the first inverter / - time setting the KS circuit, a voltage divider, the inputs of the comparator are connected to the output time of the RC circuit and the voltage divider respectively the comparator, in order to expand the functionality by stabilizing the period, expanding the range of generated frequencies in the low frequency region, a second inverter and logic element I are inputted into it The first inverter and one input of the AND gate are connected to the output of the first inverter, the output of the second inverter is connected to the output of the AND gate and to the output of the first inverter, respectively, through an RC driver circuit and a voltage divider, and another input of the AND gate to the control bus. Sources of information taken into account in the examination 1.Shilov V.L. Foundry integrated circuits in electronic equipment. Soviet radio, 1979, p. 233-236. 2, USSR Author's Certificate, 413606, cl. H 03 K 3/335, 30.05.72.
SU813331070A 1981-08-26 1981-08-26 Pulse generator SU993439A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813331070A SU993439A1 (en) 1981-08-26 1981-08-26 Pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813331070A SU993439A1 (en) 1981-08-26 1981-08-26 Pulse generator

Publications (1)

Publication Number Publication Date
SU993439A1 true SU993439A1 (en) 1983-01-30

Family

ID=20974238

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813331070A SU993439A1 (en) 1981-08-26 1981-08-26 Pulse generator

Country Status (1)

Country Link
SU (1) SU993439A1 (en)

Similar Documents

Publication Publication Date Title
US4785262A (en) Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein
EP3852268A1 (en) Oscillation circuit, chip, and electronic device
EP0113590A2 (en) Semiconductor timer
JPS6455909A (en) Ladder type current waveform generating circuit with matched rising and dropping time
US4695742A (en) Charge balance voltage-to-frequency converter utilizing CMOS circuitry
SU993439A1 (en) Pulse generator
CN112583355A (en) High-precision relaxation oscillator
US4197508A (en) Period-to-voltage converting device
US4652837A (en) Integrated circuit oscillator
US5384554A (en) Voltage controlled oscillator circuit employing integrated circuit component ratios
US3950658A (en) Data separator with compensation circuit
JPH0585082B2 (en)
US4554464A (en) Propagation delay generator
KR100240604B1 (en) Reset circuit for ic circuit power supply
KR950015048B1 (en) Power-on reset
SU1104661A1 (en) Pulse generator
SU1160539A1 (en) Multivibrator
SU376877A1 (en) MULTI VIBRATOR
JPS62219818A (en) Voltage/pulse period converter
SU884085A2 (en) Driven multivibrator on logic circuits
JPS63261172A (en) Frequency detecting circuit
SU1157650A1 (en) Square-wave generator
JPH05275981A (en) Monostable multivibrator
SU569009A1 (en) Generator of low frequency pulses
JPS5932008B2 (en) limited frequency oscillator