SU984058A1 - Pulse frequency divider - Google Patents

Pulse frequency divider Download PDF

Info

Publication number
SU984058A1
SU984058A1 SU792859455A SU2859455A SU984058A1 SU 984058 A1 SU984058 A1 SU 984058A1 SU 792859455 A SU792859455 A SU 792859455A SU 2859455 A SU2859455 A SU 2859455A SU 984058 A1 SU984058 A1 SU 984058A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
integrator
pulse
trigger
Prior art date
Application number
SU792859455A
Other languages
Russian (ru)
Inventor
Владимир Михайлович Козловский
Original Assignee
за витель «ерюда,.., |.: «-;л В.М. Козловский ,„ Ij/ .,
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by за витель «ерюда,.., |.: «-;л В.М. Козловский ,„ Ij/ ., filed Critical за витель «ерюда,.., |.: «-;л В.М. Козловский ,„ Ij/ .,
Priority to SU792859455A priority Critical patent/SU984058A1/en
Application granted granted Critical
Publication of SU984058A1 publication Critical patent/SU984058A1/en

Links

Landscapes

  • Pulse Circuits (AREA)

Description

(5) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ(5) PULSE FREQUENCY DIVIDER

1one

Изобретение относитс  к вычислительной технике и может быть использовано в цифровых устройствах автоматики .The invention relates to computing and can be used in digital automation devices.

Известен делитель частоты, содержащий мультивибратор, интегратор, клюочи и пороговое устройство ij. Known frequency divider containing multivibrator, integrator, keys and threshold device ij.

Недостатками этого технического решени   вл ютс  сложность в. регулировке коэффициента делени  и низка  временна  стабильность.The disadvantages of this technical solution are the complexity of c. adjustment of the division ratio and low temporal stability.

Наиболее близким по технической сущности к изобретению  вл етс  делитель частоты, содержащий ждущий мультивибратор , компаратор, триггер, интегратор , логический блок, ключи и резисторы 2 .The closest in technical essence to the invention is a frequency divider comprising a standby multivibrator, a comparator, a trigger, an integrator, a logic unit, keys and resistors 2.

Недостатками известного техничес- . кого решени   вл ютс  сложность процесса регулировки коэффициента делени , низкое быстродействие и низкие функциональные возможности.The disadvantages of the known technical. Who decides is the complexity of the process of adjusting the division factor, low speed and low functionality.

Цель изобретени  - упрощение процесса регулировки коэ({)фициента делени , повышение быстродействи  и расширение функциональных возможностей делител  частоты импульсов.The purpose of the invention is to simplify the process of adjusting the ratio ({) of the fission factor, increasing the speed and extending the functionality of the pulse frequency divider.

Поставленна  цель достигаетс  тем, что в делитель частоты импульсов, содержащий компаратор, первый вход ко . торого подключен к выходу интегратора , а второй соединен с источником опорного напр жени , выход компаратора подключен к первому входу первогоThe goal is achieved by the fact that in the pulse frequency divider containing the comparator, the first input to. connected to the integrator output, and the second is connected to the voltage source, the comparator output is connected to the first input of the first

10 элемента И, ждущий мультивибратор, вход которого соединен с входной шиной , триггер и второй элемент И, дополнительно введены элемент НЕ и два формировател , причем вход ждущего10 And elements waiting for a multivibrator, whose input is connected to the input bus, a trigger and a second element And, an additional element is NOT and two shapers, and the input is waiting

5 мультивибратора соединен с первым входом второго элемента И и через эле-, мент НЕ с вторым входом первого элемента И, выход которого через первый формирователь подключен к единичному 5 of the multivibrator is connected to the first input of the second element I and through the element NOT with the second input of the first element I, the output of which through the first driver is connected to the unit

Claims (2)

20 входу триггера, единичный выход которого соединен с вторым входом второго элемента И, выход которого через второй формирователь подключен к ну398i левому входу триггера и. к входу Сброс интегратора, а выход ждущего мультивибратора соединен с входом интегратора .На чертеже представлена функциональна  схема делител  частоты импульсов .Делитель частоты импульсов содержит ждущий мультивибратор 1, интегратор 2, компаратор 3, источник 4 опорного напр жени , элементы И 5 и 6, элемент НЕ 7, формирователи 8 и 9., триггер 10, входную шину 11, выходную шину 12. Делитель частоты импульсов работает следующим образом. На вход ждущего мультивибратора 1 поступает последовательность пр моугольных импульсов, подлежащих делению , от переднего фронта которых на выходе ждущего мультивибратора 1 фор-i мируютс  унифицированные по амплиту- де и длительности импульсы, поступающие на вход интегратора 2. На выходе интегратора 2 формируетс  напр жение, пропорциональное количеству входных импульсов, и подаетс  на первый вход компаратора 3, на второй вход которого приложено напр жение с регулируемого источника k опорного напр жени , В момент совпадени  напр жени  на входах компаратора 3 последний на своем выходе формирует уровень логической единицы, подготавлива  к срабатыванию элемент И 5. Величина напр жени  источника k опорного напр жени  выбираетс  в зависимости от требуемого коэффициента делени . После окончани  каждого входного импульса, в частности после (п-1) импульса , где п - коэффициент делени , с выхода элемента НЕ 7 на вход элемен та И 5 поступает разрешающий потенциал , после чего на выходе элемента И 5 устанавливаетс  уровень логической единицы, передний фронт которого с помощью формировател  8 вырабатывает короткий импульс, устанавливающий триггер 10 в единичное состо ние. В результате п-й входной импульс проходит через элемент И 6 на выходную шину 12 без изменени . При этом задний фронт выходного импульса с помощью формировател  9 вырабатывает сигнал. который сбрасывает в исходное состо ние интегратор 2 и триггер 10. Далее процесс делени  повтор етс . Таким/образом, изобретение позвол ет осуществить деление частоты входной импульсной последовательности с получением на выходе импульсов, равных по длительности входным. Коэффициент делени  делител  частоты импульсов может измен тьс  в широких пределах за счет изменени  величины напр жени  источника k опорного напр жени . При этом задержка выходного импульса относительно входного равна лишь времени срабатывани  элемента И 6. Формула изобретени  Делитель частоты импульсов, содержащий компаратор, первый вход которого подключен к выходу интегратора, а второй соединен с источником опорного напр жени , выход компаратора подключен к первому входу первого Элемента И, ждущий мультивибратор, вход которого соединен с входной шиной, триггер и второй элемент И, о т л и ч а ющ и и с   тем, что, с целью упрощени  процесса регулировки коэффициента делени , повышени  быстродействи  и расширени  функциональных возможностей, в него дополнительно введены элемент НЕ и два формировател , причем вход ждущего мультивибратора соединен с первым входом второго элемента И и Элемент НЕ с вторым входом первого элемента И, выход которого через первый формирователь подключен к единичному входу триггера, единичный выход которого соединен с вторым.входом второго элемента И, выход которого через второй формирователь подключен к нулевому входу триггера и к входу Сброс интегратора, а выход ждущего мультивибратора соединен с входом интегратора . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № , кл. Н 03 К 25/06, 1972. 20 to the trigger input, the unit output of which is connected to the second input of the second element I, the output of which through the second driver is connected to the left input of the trigger and. To the input Reset the integrator, and the output of the standby multivibrator is connected to the input of the integrator. The drawing shows a functional diagram of the pulse frequency divider. The pulse frequency divider contains the standby multivibrator 1, integrator 2, comparator 3, reference source 4, And 5 and 6 elements, element NOT 7, drivers 8 and 9., trigger 10, input bus 11, output bus 12. The pulse frequency divider works as follows. The input of the waiting multivibrator 1 receives a sequence of rectangular pulses to be divided, from the leading front of which at the output of the waiting multivibrator 1 forms-i, pulses unified in amplitude and duration are input to the input of the integrator 2. At the output of the integrator 2, a voltage is generated, proportional to the number of input pulses, and is applied to the first input of the comparator 3, to the second input of which a voltage is applied from an adjustable source k of the reference voltage, At the moment of coincidence of the voltage at the inputs of the comparator 3, the latter at its output forms the level of the logical unit, preparing the element AND 5 for actuation. The voltage value of the source k of the reference voltage is selected depending on the required division factor. After the end of each input pulse, in particular after (p-1) pulse, where n is the division factor, the output potential of the element NOT 7 enters the input element And 5 and then the output unit And 5 sets the level of the logical unit, the front the front of which, using the imaging unit 8, generates a short pulse that sets the trigger 10 into a single state. As a result, the nth input pulse passes through the element 6 to the output bus 12 without change. In this case, the leading edge of the output pulse using the shaper 9 generates a signal. which resets integrator 2 and trigger 10. Next, the division process is repeated. Thus, the invention allows the frequency division of the input pulse sequence to produce at the output pulses of equal duration to the input. The division factor of the pulse frequency divider can vary over a wide range by changing the magnitude of the voltage of the source k of the reference voltage. In this case, the delay of the output pulse relative to the input is equal only to the response time of the AND 6 element. Invention The pulse frequency divider containing a comparator, the first input of which is connected to the integrator output, and the second is connected to the reference voltage source, the comparator output is connected to the first input of the first Element I waiting for a multivibrator whose input is connected to the input bus, a trigger and a second element AND, which also, in order to simplify the process of adjusting the division factor, would increase Strodeystviya and expansion of functionality, it additionally introduced the element NOT and two drivers, and the input of the waiting multivibrator is connected to the first input of the second element AND And the element NOT to the second input of the first element And, the output of which through the first driver is connected to the single input of the trigger, a single output which is connected to the second input of the second element I, whose output through the second driver is connected to the zero input of the trigger and to the Reset input of the integrator, and the output of the waiting multivibrator with single with the integrator input. Sources of information taken into account in the examination 1. USSR author's certificate number, cl. H 03 K 25/06, 1972. 2.Авторское свидетельство СССР № 4Q2158, к . Н 03 К 29/00, 1971. (прототип). ef2. USSR Author's Certificate No. 4Q2158, c. H 03 K 29/00, 1971. (prototype). ef
SU792859455A 1979-12-25 1979-12-25 Pulse frequency divider SU984058A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792859455A SU984058A1 (en) 1979-12-25 1979-12-25 Pulse frequency divider

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792859455A SU984058A1 (en) 1979-12-25 1979-12-25 Pulse frequency divider

Publications (1)

Publication Number Publication Date
SU984058A1 true SU984058A1 (en) 1982-12-23

Family

ID=20867858

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792859455A SU984058A1 (en) 1979-12-25 1979-12-25 Pulse frequency divider

Country Status (1)

Country Link
SU (1) SU984058A1 (en)

Similar Documents

Publication Publication Date Title
SU984058A1 (en) Pulse frequency divider
SU855934A1 (en) Broad-band pulse repetition frequency multiplier
SU978357A1 (en) Pulse frequency divider with controllable countdown ratio
SU1429135A1 (en) Device for shaping sine signals
SU1684917A2 (en) Generator of random flux of pulses
SU661746A1 (en) Pulse shaper
SU574726A1 (en) Apparatus for raising pulse-width signals to fractional power
SU1092525A1 (en) Device for determining logarithm of signal-to-signal ratio
SU631909A1 (en) Differentiator
SU1647862A1 (en) Pulse sequence driver
SU888335A1 (en) Digital filter
SU782138A1 (en) Pulse generator
SU868999A1 (en) Single pulse shaped
SU711673A1 (en) Pulse train selector
SU767958A1 (en) Pulse former
SU805499A1 (en) Pulse distributor
SU790343A1 (en) Frequency divider
SU857988A1 (en) Pulse-frequency multiplying device
SU1555839A1 (en) Pulse repetition frequency multiplier
SU714417A1 (en) Arrangement for taking logarithms
SU913408A1 (en) Functional generator
SU697990A1 (en) Random number generator
SU553737A1 (en) Sync device
SU677079A1 (en) Time interval shaping arrangement
SU984022A1 (en) Frequency selector