SU978314A1 - Signal synthesizer - Google Patents

Signal synthesizer Download PDF

Info

Publication number
SU978314A1
SU978314A1 SU813236734A SU3236734A SU978314A1 SU 978314 A1 SU978314 A1 SU 978314A1 SU 813236734 A SU813236734 A SU 813236734A SU 3236734 A SU3236734 A SU 3236734A SU 978314 A1 SU978314 A1 SU 978314A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
frequency
input
comparator
generator
Prior art date
Application number
SU813236734A
Other languages
Russian (ru)
Inventor
Марк Иванович Журавлев
Original Assignee
Предприятие П/Я А-3559
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3559 filed Critical Предприятие П/Я А-3559
Priority to SU813236734A priority Critical patent/SU978314A1/en
Application granted granted Critical
Publication of SU978314A1 publication Critical patent/SU978314A1/en

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

(5) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(5) DIGITAL FREQUENCY SYNTHESIZER

1one

Изобретение относитс  к радиотехнике и может использоватьс  при построении измерительных генераторов с малым уровнем побочных коле аний , а также в радиопередающих устройствах в качестве возбудител  или частотного манипул тора.The invention relates to radio engineering and can be used in the construction of measuring generators with a low level of side oscillations, as well as in radio transmitting devices as a driver or frequency manipulator.

Известен синтезатор частот, содержащий последовательно соединенные генератор опорной частоты, D-триггер , генератор линейно измен ющегос  напр жени , компаратор, триггер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты, накапливающий сумматор , регистр пам ти и блок умножени -делени , а также первый цифроаналоговый преобразователь, поразр дные входы которого соединены с соответствующими поразр дными выходами блока установки кода частоты, и второй цифро-аналоговый преобразователь , выход которого соединен с другим входом компаратора, при этомA known frequency synthesizer comprising a series-connected reference frequency generator, a D-trigger, a linearly varying voltage generator, a comparator, a trigger and a low-pass filter, as well as a series-connected frequency code setting unit, an accumulator, a memory register and a multiplication-division unit as well as the first digital-to-analog converter, the one-bit inputs of which are connected to the corresponding one-bit outputs of the frequency code setting block, and the second digital-to-analog converter, the output of which is pogo connected to another input of the comparator, while

ВЫХОД генератора опорной частоты соединен с сигнальным входом накапливающего сумматора, дополнительный выход которого соединен с другим входом D-триггера и с управл ющим входом регистра пам ти 1.The output of the reference frequency generator is connected to the signal input of the accumulating adder, the auxiliary output of which is connected to another input of the D-flip-flop and to the control input of memory register 1.

Недостатком известного устройства  вл етс  сложность устройства, поскольку блок умножени -делени  представл ет собой арифметическое A disadvantage of the known device is the complexity of the device, since the multiplication-division block is an arithmetic unit.

to устройство, выполн ющее операции делени  кода переполнени  на число, соответствующее коду установленной частоты и умножение полученного частного на соответствующий коэффициент. to a device that performs the operations of dividing the overflow code by the number corresponding to the code of the set frequency and multiplying the quotient obtained by the corresponding factor.

15 По объему оборудовани  блок умножени -делени  наиболее сложный в синтезаторе .15 In terms of equipment, the multiplication-division block is the most complex in the synthesizer.

Цель изобретени  - упрощение синтезатора .The purpose of the invention is to simplify the synthesizer.

2020

Claims (2)

Поставленна  цель достигаетс  тем, что в цифровом синтезаторе уастот , содержащем последовательно соединенные генератор опорной частоты. iD-триггвр, генератор линейно измен ющегос  напр жени , компаратор, триг гер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты, накапливающий сумматор и регистр пам ти, а также первый цифро-аналоговый преобразователь , поразр дные входы которого со единены с соответствующими поразр дными выходами блока установки кода частоты, и второй цифро-аналоговый преобразователь, выход которого соединен с -другим входом компаратора , при этом выход генератора опор (Ной частоты соединен с сигнальным входом накапливающего сумматора, дополнительный выход которого соединен с другим входом D-триггера и с управл ющим входом регистра пам ти, поразр дные выходы регистра пам ти соединены с соответствующими поразр дными входами второго цифро-аналогового преобразовател , а выход первого цифро-аналогового преобразовател  подключен к другому входу генератора линейно измен ющегос  напр жени . На чертеже изображена структурна  электрическа  схема предлагаемого цифрового синтезатора частот. Синтезатор содержит генератор 1 -опорной частоты, блок 2 установки кода частоты, накапливающий сумматор 3, регистр k пам ти, первый цифро-аналоговый преобразователь (ЦАП) 5, второй ЦАП 6, D-триггер 7 генератор 8 линейно измен ющегос  .напр жени  (ГЛИН), компаратор 9, триггер 10 и фильтр 11 Нижних часто Устройство работает следующим об разом. Код требуемой выходной частоты с выходов блока 2 установки кода час тоты поступает на накапливающий сум матор 3, имеющий емкость N, и на входы первого ЦАП $ Напр жение с его выхода поступает на ГЛИН 8 в ка стве напр жени  питани  схемы. С частотой следовани  импульса в хода генератора 1 в накапливающем сумматоре 3.осуществл етс  сложение накопленного числа с числом М, соот ветствующим коду на выходе блока The goal is achieved by the fact that in a digital synthesizer istot containing a series-connected reference frequency generator. iD-trigger, linearly varying voltage generator, comparator, trigger and low-pass filter, as well as a series-connected frequency code setting unit, accumulating an adder and memory register, as well as the first digital-to-analog converter, whose bit inputs are connected with the corresponding one-bit outputs of the frequency code setting block, and a second digital-to-analog converter, the output of which is connected to the other input of the comparator, while the output of the support generator (Noah's frequency is connected to the signal input on dripping adder, the auxiliary output of which is connected to another input of the D-flip-flop and to the control input of the memory register, the bit outputs of the memory register are connected to the corresponding bit inputs of the second digital-analog converter, and the output of the first digital-analog converter is connected to another linear voltage generator oscillator input. The figure shows a structural electrical circuit of the proposed digital frequency synthesizer. The synthesizer contains a 1-reference frequency generator, a frequency code setting block 2, accumulating adder 3, a memory register k, a first digital-to-analog converter (DAC) 5, a second DAC 6, a D-flip-flop 7, a generator of linearly varying voltage ( CLAY), comparator 9, trigger 10 and filter 11 Bottom often The device works as follows. The code of the required output frequency from the outputs of block 2 of setting the frequency code goes to accumulating sum 3, having a capacity N, and to the inputs of the first DAC $, the voltage from its output goes to GLINE 8 as the supply voltage of the circuit. With the pulse frequency in the generator 1 in the accumulating adder 3. addition of the accumulated number with the number M corresponding to the code at the output of the block 2. Через К периодов импульсов генератора 1 происходит переполнение накапливающего сумматора 3, на его выходе переполнени  по вл етс  импульс , который поступает на управ™ л ющий вход регистра k пам ти и на 9 D-вход О-т-риггера 7- В регистре 4 пам ти фиксируетс  код числа Р, оставшегос  в накапливающем сумматоре 3 после его переполнени  . Второй ЦАП 6 преобразует код этого числа в напр жение, поступающее на первый вход компаратора 9. На второй вход компаратора 9 поступают импульсы пилообразной формы с выхода ГЛИН 8, длительность которых равна периоду следовани  импульсов опорной частоты , а положение определ етс  импульсами с выхода D-триггера 7, задержанными по отношению к импульсам переполнени  также на период опорной частоты.. При совпадении уровней напр жений на обоих входах компаратор 5 вырабатывает импульсы, длительность которых измен етс  в процессе работы синтезатора. Триггер 10 работает в счетном режиме, необходимом дл  получени  на входе фильтра 11 симметричных импульсов. Дл  того, чтобы исключить зависимость результата сравнени  от значений числа М, соответствующего установленной частоте выходного сигнала, напр жение на выходе ГЛИН 8 с изменением М должно измен тьс  по размаху, поэтому в качестве питающего напр жени  ГЛИН 8 используетс  выходное напр жение первого ЦАП 5, величина которого пропорциональна числу М. Предлагаемое устройство позвол ет также увеличить максимальную частоту сигнала на выхопе компаратора . При применении предлагаемого устройства в качестве датчика мелкой сетки частот или в качестве частотного манипул тора значение числа М в процессе работы измен етс  незначительно . При этом размах пилообразного напр жени  на втором входе компаратора 9 измен етс  незначительно, что приводит к уменьшению уровн  побочмых спектральных составл ющих выходного сигнала. Формула изобретени  Цифровой синтезатор частот, содержащий последовательно соединенные генератор опорной частоты, D-триггер , генератор линейно измен ющегос  напр жени , компаратор, триггер и фильтр нижних частот, а также последовательно соединенные блок установки кода частоты, накаплива2. Through To the periods of the pulses of the generator 1, an accumulating accumulator 3 overflows, a pulse appears at its overflow output, which is fed to the control input of the memory register k and to the 9th D input of the O-t-rigger 7-V register 4, a code of the number P remaining in accumulative adder 3 after its overflow is recorded. The second DAC 6 converts the code of this number into a voltage applied to the first input of the comparator 9. The second input of the comparator 9 receives sawtooth pulses from the output of GLIN 8, whose duration is equal to the follow-up period of the reference frequency pulses, and the position is determined by the pulses from output D- trigger 7 delayed by overflow pulses also for the period of the reference frequency. When the voltage levels at both inputs coincide, the comparator 5 generates pulses whose duration varies during operation. ora The trigger 10 operates in the counting mode necessary to obtain 11 symmetric pulses at the input of the filter. In order to eliminate the dependence of the comparison result on the values of the M number corresponding to the set output frequency, the voltage at the output of GLINE 8 with the change of M must vary in span, therefore, the output voltage of the first DAC 5 is used as the supply voltage of GLINE 8, the value of which is proportional to the number M. The proposed device also allows you to increase the maximum frequency of the signal at the comparator output. When using the proposed device as a sensor of a fine grid of frequencies or as a frequency manipulator, the value of the number M in the process of work varies slightly. In this case, the magnitude of the sawtooth voltage at the second input of the comparator 9 varies slightly, which leads to a decrease in the level of the spectral components of the output signal. DETAILED DESCRIPTION OF THE INVENTION A digital frequency synthesizer comprising a series-connected reference frequency generator, a D-trigger, a linearly varying voltage generator, a comparator, a trigger, and a low-pass filter, as well as a series-connected frequency code setting unit, accumulation
SU813236734A 1981-01-12 1981-01-12 Signal synthesizer SU978314A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813236734A SU978314A1 (en) 1981-01-12 1981-01-12 Signal synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813236734A SU978314A1 (en) 1981-01-12 1981-01-12 Signal synthesizer

Publications (1)

Publication Number Publication Date
SU978314A1 true SU978314A1 (en) 1982-11-30

Family

ID=20938968

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813236734A SU978314A1 (en) 1981-01-12 1981-01-12 Signal synthesizer

Country Status (1)

Country Link
SU (1) SU978314A1 (en)

Similar Documents

Publication Publication Date Title
JPS60230705A (en) Digital circuit for generating time change signal and methodtherefor
SU978314A1 (en) Signal synthesizer
US5477174A (en) Ramp generator
SU1337906A1 (en) Device for checking parameters of electric energy
RU1809394C (en) Device for measuring harmonic signal frequency
SU1368863A1 (en) Vibration-testing machine control system
SU1103244A1 (en) Low-frequency signal multiplier
SU1149395A1 (en) Frequency divider-synthesizer
SU458947A1 (en) Device for adjusting the quantization level
SU1095345A1 (en) Frequency multiplier
SU1254576A1 (en) Frequency synthesizer
RU2052891C1 (en) Sawtooth voltage generator
RU2110886C1 (en) Analog-to-digital converter
SU1307531A1 (en) Frequency multiplier
SU763916A1 (en) Device for raising to power
SU552665A1 (en) Frequency multiplier
SU1635245A1 (en) Sweep frequency signal synthesizer
SU1020983A2 (en) Sweep-frequency sinusoidal signal generator
SU1029091A1 (en) Voltage effective value stochastic converter
RU2110145C1 (en) Linear frequency-modulated signal shaper
SU777658A1 (en) Wide-range logarithmic converter of voltage into pulse number
SU955048A1 (en) Random process generator
SU957181A1 (en) Device for controlling mechanical oscillation exciter
SU813679A1 (en) Dicital frequency synthesizer
SU1476496A1 (en) Odd number exponentiator