SU972602A1 - Storage unit testing device - Google Patents
Storage unit testing device Download PDFInfo
- Publication number
- SU972602A1 SU972602A1 SU813288822A SU3288822A SU972602A1 SU 972602 A1 SU972602 A1 SU 972602A1 SU 813288822 A SU813288822 A SU 813288822A SU 3288822 A SU3288822 A SU 3288822A SU 972602 A1 SU972602 A1 SU 972602A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- storage unit
- testing device
- unit testing
- adders
- modulo
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ(54) DEVICE FOR MONITORING MEMORY BLOCKS
Изобретение относитс к запоминающим устройствам.This invention relates to memory devices.
Известно устройства дл контрол блоков пам ти, содержащее накопитель, адресный блок, блок управлени , блок записи-считывани , основной регистр слова, элементы ИЛИ, основные сумматоры по модулю два и основную схему сравнени 1 .A device for monitoring memory blocks is known, which comprises a drive, an address block, a control block, a read / write block, a main word register, OR elements, two modulo main adders, and a main comparison circuit 1.
Недостатками этого устройства вл ютс мала обнаруживающа и корректирующа способность, так как оно позвол ет исправл ть ошибку только в пределах одного байта, и большие затраты оборудовани .The disadvantages of this device are small detecting and correcting ability, as it allows to correct the error only within one byte, and high equipment costs.
Наиболее близким к изобретению техническим реи1ением вл етс устройство дл контрол блоков пам ти, содержащее группу сумматоров по модулю два, первый элемент ИЛИ, элемент И и инвертор, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого Э1гемента ИЛИ 2.Closest to the invention, the technical solution is a device for monitoring memory blocks containing a group of modulo-two adders, the first OR element, the AND element and the inverter, the output of which is connected to the first input of the AND element, the second input of which is connected to the output of the first OR OR 2 .
Нещостатком этого устройства вл етс отсутствие эффективной возможности ипращивани его разр дности путем прост, Го соединени нескольких устройсугв, этом суммарное число коитр-(1 разр дов возрастает пропорционально разр дности контролируемой пам ти. Кроме того, необходимо разрабатывать различные схемл дл блока, генерирующего разр ды кода Хэмминга, и блока фор№1рующего корректирующие синдромы, которые служат дл указани номера разр да пам ти, в котором произошла ощибка . Это приводит к увеличению аппа10 ратных затрат и снижению надежности устройства.The disadvantage of this device is the lack of effective ability to grow its bit by simple, Go connect several devices, this total number of coitr- (1 bit increases in proportion to the bit of the monitored memory. In addition, you need to develop various circuits Hamming code, and the block forming correctional syndromes, which serve to indicate the number of the memory bit in which the error occurred. This leads to an increase in hardware costs and a decrease in device reliability.
Цель изобретени - упрощение и повышение надежности устройства.The purpose of the invention is to simplify and increase the reliability of the device.
Поставленна цель достигаетс тем, The goal is achieved by
15 что в устройство дл контрол блоков пам ти, содержащее сумматоры по модулю два, первый элемент ИЛИ, элемент И и элемент НЕ, выход которого соединен с первым входом элемента И, 15 that in a device for monitoring memory blocks containing modulo-two adders, the first OR element, the AND element and the NOT element, the output of which is connected to the first input of the AND element,
20 второй вход которого соединен с выходом первого элемента ИЛИ, входы которого соединены с выходами одних из сумматоров по модулю два и с одним из в-лходов устройства, другие 20 the second input of which is connected to the output of the first OR element, the inputs of which are connected to the outputs of one of the modulo-two adders and with one of the device's inputs; others
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813288822A SU972602A1 (en) | 1981-05-06 | 1981-05-06 | Storage unit testing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU813288822A SU972602A1 (en) | 1981-05-06 | 1981-05-06 | Storage unit testing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU972602A1 true SU972602A1 (en) | 1982-11-07 |
Family
ID=20958253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU813288822A SU972602A1 (en) | 1981-05-06 | 1981-05-06 | Storage unit testing device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU972602A1 (en) |
-
1981
- 1981-05-06 SU SU813288822A patent/SU972602A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4402045A (en) | Multi-processor computer system | |
| US5418796A (en) | Synergistic multiple bit error correction for memory of array chips | |
| US5761221A (en) | Memory implemented error detection and correction code using memory modules | |
| KR870002594A (en) | Semiconductor memory | |
| JPS5376713A (en) | Word wire fault detector | |
| JPS56163596A (en) | Memory control system | |
| JPS5797151A (en) | Instruction storage device | |
| SU972602A1 (en) | Storage unit testing device | |
| SU1403066A2 (en) | Device for detecting errors in code transmission | |
| SU964737A1 (en) | Self-checking storage | |
| SU771733A1 (en) | Device for checking storage units | |
| SU1615724A1 (en) | Device for parity check of binary code | |
| SU1642524A1 (en) | Read-only memory with error correction | |
| JPH01196647A (en) | Storage device with error correcting function | |
| SU622086A1 (en) | Coding arrangement | |
| SU951406A1 (en) | Memory device with self-check capability | |
| SU736177A1 (en) | Self-checking storage | |
| RU1783583C (en) | Device for detecting and correcting errors | |
| SU1635224A1 (en) | Memory | |
| SU855730A1 (en) | Self-checking storage device | |
| SU920845A1 (en) | Error-correcting storage device | |
| JPS55115148A (en) | Error detection and correction system | |
| SU1073798A1 (en) | Device for correcting errors in memory units | |
| SU875470A1 (en) | Self-checking storage | |
| SU1075313A1 (en) | Device for detecting and correcting single errors |