SU972415A1 - Device for checking frequency thyristor converter control circuits - Google Patents

Device for checking frequency thyristor converter control circuits Download PDF

Info

Publication number
SU972415A1
SU972415A1 SU802988147A SU2988147A SU972415A1 SU 972415 A1 SU972415 A1 SU 972415A1 SU 802988147 A SU802988147 A SU 802988147A SU 2988147 A SU2988147 A SU 2988147A SU 972415 A1 SU972415 A1 SU 972415A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
trigger
output
additional
logic element
Prior art date
Application number
SU802988147A
Other languages
Russian (ru)
Inventor
Владимир Леонидович Грузов
Александр Сергеевич Завьялов
Original Assignee
Вологодский Политехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вологодский Политехнический Институт filed Critical Вологодский Политехнический Институт
Priority to SU802988147A priority Critical patent/SU972415A1/en
Application granted granted Critical
Publication of SU972415A1 publication Critical patent/SU972415A1/en

Links

Landscapes

  • Power Conversion In General (AREA)

Description

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СХЕМ УПРАВЛЕНИЯ ТИРИСТОРНЫМИ ПРЕОБРАЗОВАТЕЛЯМИ (54) DEVICE FOR CONTROL OF CONTROL DIAGRAMS OF THYRISTOR TRANSMITTERS

1one

Изобретение относитс  к эпектроизмеритепьной технике и может быть использовано при диагностике тиристорных преобразоватепей частоты.The invention relates to an optical measuring technique and can be used in the diagnosis of thyristor frequency converters.

Известно устройство дп  контрол  поспедоватепьности импульсов, которое содержит триггеры контрол  и пам ти и три схемы совпадени , соединенные таким образом, что позвол ет в серии последовательных импульсов, идущих непрерывао, контролировать по вление в определенный момент времени каждого импульса и, при отсутствии хот  бы одного из них, выдавать сигналы неисправности .It is known a device dp of control of pulse continuity, which contains control and memory triggers and three coincidence circuits, connected in such a way that allows a series of consecutive pulses going uninterruptedly to monitor the appearance of each pulse at a certain time and from them, issue a malfunction signal.

Недостатком данного устройства  вл етс  небольшие функциональные возможности , заключающиес  в том, что контроль импульсов некоторого одноканапьног-о устройства требует дополнительных импульсов синхронизации.The disadvantage of this device is the small functionality, which consists in the fact that the monitoring of the pulses of a certain single-channel device requires additional synchronization pulses.

Наибопее близким по технической сущности к предлагаемому  вл етс  устройство Дп  контрол  последоватепьности импульсов , состо щее из триггеров, образу- ЧАСТОТЫThe closest in technical essence to the present invention is the device DP of the control of the sequence of pulses consisting of triggers, forming a FREQUENCY

ющих регистр сдвига, входных логических эпементов, соедин ющих триггеры между собой и управл емых сигнапами контролируемой последоватегшности, и блока сравнени  2J.The shift register, the input logic, connecting the triggers between themselves and controlled by the signals of a controlled sequence, and the comparison unit 2J.

Недостаток известного устройства закшочаетс  в том, что оно обнару:«ивает только одиночные ошибки в контролируемой последовательности импульсов, по в10 ление кратных ошибок им не обнаруживаетс .The disadvantage of the known device is that it detects: "only single errors in the monitored sequence of pulses are detected; they do not detect multiple errors.

Цепь изобретени  - повышение достоверности контрол .The circuit of the invention is to increase the reliability of the control.

Поставленна  цепь достигаетс  тем, The delivered chain is achieved by

Claims (2)

15 что в устройстве, содержащем триггеры, соединенныеМежду собой через входные логические элементы И в блок регистров сдвига, и выходной элемент И, число триггеров блока регистров сдвига уве20 личено До числа колтролируемых каналов и в устройство введены триггер пере- кшочени , дополнительный логический элемент И и дополнительный триггер, причем вход триггера перекточени  соединен с аыходом первого входного погичвского эпемеита И, а его выходы соединены с управп юшими входами первого входного логического элемента И и дополнительного входного погического элемента И, основные входы которых подключены к первому входу бпока контрол , выход послед него соединен с входами дополнительного триггера, выходы которого соединены с входами выходного логического элемента И и входного логического элемента И посггеднего триггера регистра, соединенно го инверсным выходом с другим выходом выходного логического элемента И. На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - временнь е диаграммы. Устройство содержит триггеры 1, 3, .., у, образующие регистр сдвига, входные логические элементы И И+1, , ..,, 2к| на которые поступают вход , цые сигнапы С, , допопнитепь 1ГЫЙ триггер 2ю + 1, триггер переключени  2ц+2, дополнительный входной логический эпемент И 2И+3, выходной логический элемент И 2п+4. Устройство работает следующим образом . Сигнал начальной установки (фиг. 26) устанавливает все триггеры в исходное положение, это происходит в произволь11ЫЙ момент времении -Ьд. В момент времени -Ьх| I когда по вл етс  импульс С (фиг, 2,а) на первом входе устройства триггера 1 (фиг. 2,в.) переходит в сост  ние 1, разреша  тем самым прохождение импульса С-х через входной логичес кий элемент И И+2 на вход триггера 2 По заднему фронту импульса С триггер переключени  2У1 + 2 переходит в состо ние О (фиг. 2г). В момент времени -Ьл по вл етс  сигнал С (фиг. 2,а.2) на втором входе уст ройства и переводит триггер 2 в состо ние (фиг. 2,Вл), что разрешит прохо щение импульса С, через входной логический элемент И И+3 на вход триггера 3 и так далее (входные сигналы С, ..., С j показаны на фиг. 2,а,..., flj, а состо ние триггеров 3, ..., i - на фиг. 2в 3, ..., вп). Если в контролируемой последовательности импупьсов не было пропусков или 1 зменени  в пор дке следовани , то к моменту времени -t когда по витс  очередной импупьс С на первом входе устройстшэ , последний триггер регистра У) будет находитьс  в состо нии 1, а дополнительный триггер в момент, времени t перейдет в состо ние 1° (фиг. 2(:, так как триггер переключени  2|а+2 пропустит импульс через дополнительный входной логический элемент И 2h+3 на вход дошэгшительного триггера 2п+1. Последний сигналом со своего инверсного выхода закроет входной логический элемент И 2j последнего триггера и регистра , а также подает сигнал логической на один из входов выходного эпемента И 2.+4, ко второму входу которого подключен инверсный выход триггера И. Отсутствие сигнала логической 1 на выходе выходного элемента И 2vi+4 свидетепьствует об отсутствии нарушений в контролируемой последовательности импульсов . После момента времени -Ь. входные сигналы уже не смогут изменить состо ние триггера у которое и определ ет результат контрол . Таким образом, контроль выполн етс  в течение только одного периода контролируемой последовательности импульсов (с момента времени -Ь- по -Ь ). Предлагаемое устройство позвол ет быстро обнаружить неисправный блок системы управлени  преобразователем. Формула изобретени  Устройство Дл  контрол  схем управлени  тиристорными преобразовател ми частоты, содержащее триггеры, соединенные между собой через входные логические элементы И в блок регистров сдвига, и выходной элемент И, отличающее с   тем, что, с целью повышени  достоверности контрол , число триггеров блока регистров сдвига увеличено До числа контролируемых каналов,в устройство введены триггер переключени , дополнительный входной логический эпемент И и дополнительный триггер, причем вход триггера переключени  соединен с выходом первого входного логического элемента И, а его выходы соединены с управл ющими входами первого входного логического элемента И и допогтннтепьного входного логического элемента Н, основные входы которых подключены к первому входу блока контрол , выход поспеднего соединен с входом дополнитепьного триггера, выходы которого соединены с входами выходного погического элемента :И и входного логического эпеменга И по-15 that in the device containing the triggers connected between each other through the input logic elements And to the shift register unit, and the output element AND, the number of triggers of the shift register unit is increased. an additional trigger, the input of the perektocheni trigger is connected to the output of the first input Epicheitis I, and its outputs are connected to the control inputs of the first input logic element And and the additional input input element And whose main inputs are connected to the first input of the control side, the output of the latter is connected to the inputs of an additional trigger, the outputs of which are connected to the inputs of the output logic element And and the input logic element And the subsequent trigger of the register connected by an inverted output to another output output logic element I. FIG. 1 shows a functional diagram of the device; in fig. 2 - time diagrams. The device contains triggers 1, 3, .., y, forming the shift register, input logic elements And And + 1,, .. ,, 2k | To which the input is received, the signals of the signal C,, digest the 1st trigger 2y + 1, the trigger trigger 2ts + 2, the additional input logic And 2i + 3, the output logic element And 2n + 4. The device works as follows. The initial setup signal (Fig. 26) sets all the triggers to the initial position, this happens at an arbitrary time bd. At time point bx | I when a pulse C (FIG. 2, a) appears at the first input of the trigger device 1 (FIG. 2 in.) Enters state 1, thereby allowing the passage of the C-x pulse through the input logic element AND AND + 2 to the trigger input 2 On the falling edge of the pulse C, the switching trigger 2U1 + 2 goes to the state O (Fig. 2d). At the time moment -Ll, the signal C (Fig. 2, a.2) appears at the second input of the device and translates trigger 2 into the state (Fig. 2, I), which will allow the passage of pulse C through the input logic element And AND + 3 at the input of the trigger 3 and so on (the input signals C, ..., C j are shown in Fig. 2, a, ..., flj, and the state of the triggers 3, ..., i is shown in Fig. 2c 3, ..., vp). If there were no gaps or 1 change in the order of followings in a controlled sequence, then by the time moment -t when another succession C is received at the first input of the device, the last trigger of the register U) will be in state 1, and the additional trigger at the moment time t will go to 1 ° state (Fig. 2 (:, since the switching trigger 2 | a + 2 will pass a pulse through the additional input logic element AND 2h + 3 to the input of the 2 p + 1 triggering trigger. The last signal from its inverse output will close the input lo And 2j of the last trigger and register, and also sends a logical signal to one of the inputs of output 2 and 2. 2. The second input of which is connected to the inverse output of trigger I. The absence of a logical 1 signal at the output of the output element of And 2vi + 4 witnesses There is no disturbance in the controlled pulse sequence. After the moment of time, the input signals can no longer change the state of the trigger that determines the result of the control. Thus, the monitoring is performed during only one period of the monitored sequence of pulses (from the time point b) to −b). The proposed device allows quick detection of a faulty transducer control unit. Claims of the Invention Device For controlling thyristor frequency converter control circuits comprising triggers interconnected via input logic elements And into a shift register unit, and an output element differing from the fact that, in order to increase the control accuracy, the number of shift register trigger blocks increased Up to the number of channels monitored, a switching trigger was added to the device, an additional logical input And And an additional trigger, with the switching trigger input connected to the first input logic element I and its outputs are connected to the control inputs of the first input logic element I and the additional input logic element H, the main inputs of which are connected to the first input of the control unit, the output of the secondary element is connected to the input of the additional trigger, the outputs of which are connected to the inputs output pogic element: And and input logical epema and AND спеднего триггера регистра, соединенного |инверсным выходом с другим входом выходного погического элемента И.a trigger trigger register connected by an inverse output to another input of the output pogic element I. Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination 1„ Авторское свидетельство СССР № 374691, кп. G 01 R 31/28, 1971.1 „USSR Author's Certificate No. 374691, kp. G 01 R 31/28, 1971. 2. Авторское свидетельство СССР № 374558, кп. Q О1 5 31/28, 1974 (прототип).2. USSR author's certificate number 374558, CP. Q O1 5 31/28, 1974 (prototype). Нач, (/cmaHff /fa Фиг.1Beg (/ cmaHff / fa figure 1
SU802988147A 1980-10-03 1980-10-03 Device for checking frequency thyristor converter control circuits SU972415A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802988147A SU972415A1 (en) 1980-10-03 1980-10-03 Device for checking frequency thyristor converter control circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802988147A SU972415A1 (en) 1980-10-03 1980-10-03 Device for checking frequency thyristor converter control circuits

Publications (1)

Publication Number Publication Date
SU972415A1 true SU972415A1 (en) 1982-11-07

Family

ID=20920066

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802988147A SU972415A1 (en) 1980-10-03 1980-10-03 Device for checking frequency thyristor converter control circuits

Country Status (1)

Country Link
SU (1) SU972415A1 (en)

Similar Documents

Publication Publication Date Title
SU972415A1 (en) Device for checking frequency thyristor converter control circuits
SU739537A1 (en) Device for majority selection of signals
SU742940A1 (en) Majority-redundancy device
SU1676076A1 (en) Pulse train verifier
JPS597974B2 (en) Synchronizer for loop transmission system
SU570055A1 (en) Device for checking of circuits
RU2006940C1 (en) Device for control of object
SU841125A1 (en) Impulse counter with error control
SU807491A1 (en) Counter testing device
SU451083A1 (en) Device for controlling functional elements of discrete systems
SU1056197A1 (en) Device for checking pulse distributor
SU1534463A1 (en) Device for built-in check of central computer units
SU767751A1 (en) Parallel-to-sequential code converter
SU744478A1 (en) Fault locating device
SU1291985A1 (en) Device for checking pulse distributor
SU1751761A1 (en) Automatic asynchronous device for tasting digital systems
SU739526A1 (en) Device for comparing two numbers
SU1179344A1 (en) Device for checking pulse distributor
SU402154A1 (en) USSR Academy of Sciences
SU1134940A1 (en) Device for checking synchronization units
SU1765772A1 (en) Device for measuring object speed
SU836645A1 (en) Pulse counting device
SU881682A1 (en) Duplicated device
SU1439602A1 (en) Device for monitoring discrete-action devices
SU869052A1 (en) Device for monitoring pulse train