SU970715A1 - Устройство дл синхронизации приемника телеграфных сигналов - Google Patents
Устройство дл синхронизации приемника телеграфных сигналов Download PDFInfo
- Publication number
- SU970715A1 SU970715A1 SU802989537A SU2989537A SU970715A1 SU 970715 A1 SU970715 A1 SU 970715A1 SU 802989537 A SU802989537 A SU 802989537A SU 2989537 A SU2989537 A SU 2989537A SU 970715 A1 SU970715 A1 SU 970715A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- clock
- trigger
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
(54)-УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПРИЕМНИКА ТЕЛЕГРАФНЫХ СИГНАЛОВ
1
Изобретение относитс к эпектросв зи и может быть испопьзрвано в качестве усредн ющего устройства систем синхронизации приемной части телеграфной аппаратуры.
; Известно устройство Дп синхронизации приемника телеграфных сигналов, содержащее первый триггер, выход которого соединен с первым входом первого элемента И, выход которого вл етс первым выходом устройства, второй выход которого вл етс выходом второго элемента И, первый вход которого соединен с выходом второго триггера, а второй
вход св зан с вычитающим входом первого реверсивного счетчика, суммирующий
вход которого соединен со вторым входом первого элемента И 1.
Однако известное устройство характеризуетс : , невысокой помехоустойчивостью и большим временем вхождени в синхронизм .
Эти недостатки обусловлены тем, что коэффициенты усреднени корректирующих
импульсов добавлени и вычитани , обусловливающие моменты перехода блокировочных триггеров в единичное и нулевое состо ние, разрещающих прохождение импульсов коррекции на выход устройства, остаютс посто нными при любом уровне помех в канале св зи и не завис т от режимов работы устройства тактовой синхронизации . Кроме того, большое врем Я низка помехоустойчивость вызваны тем,
10 что за врем , равное длительности одного элемента принимаемого сообщени , усреднению в реверсивном счетчике, подле жит неограниченное число импупьсов добавлени и вычитани , которые ошибочно
15 формируютс базовым дискриминатором устройства, тактовой синхронизации при воздействии на канап св зи помех (работа фазового дискриминатора, как правило, осно вана на сравнении фронтов гфинимаемых эле20 ментов сообщени и тактового меандра.
Цель иаобрегенн - повышение помехоустойчивости и сокращение времени вхождени в синхронизм. 397 Указанна цепь достигаетс тем, что в устройство дл синхронизации приемника телеграфных сигналов, содержащее пер вый триггер, выход которого соединен с Первым входом первого элемента И, выход которого вгшетс первым хмходом устройства, второй выход которого вп етс выходом второго эпемента И, первый вход которого соединен с выходом второго триггера, а второй вход соединен с вы читающим входом первого реверсивного счетчика, суммирующий вход которого Соединен со вторым входом первого эпемента И, введены два триггера, два эпемента И, два счетчика, два коммутатора и второй реверсивный счетчик, суммирую щий вход которого соединен с суммирующим входом первого реверсивного счетчика , с выходом третьего эпемента И, со сбросовым входом третьего триггера и с первым тактовым входом первого счетчика , второй тактовый вход которого соединен со сбросовым входом четвертого триггера, выходом четвертого эпемента И и вычитающими входами второго и первого реверсивных счетчиков, выходы кото рого соединены,с первыми группами входов первого и второго коммутаторов, пер вый и второй выходы первого коммутатора соединены соответственно с, установоч ными входами первого и второго триггеров , сбросовые входы которых соединены соответственно с первым и вторым выходами второго коммутатора, а вторые гру пы входов первого и второго коммутаторов соединены соответственно с группами выходов первого счетчика и второго реверсивного счетчика сбросовый вход которого соединен с тактовым входом вт рого коммутатора и выходом пгром ежу точ ного разр да первого счетчика, сбросовы вход которого соединен с тактовым входом первого ком лутатора и выходом второго счетчика, первый тактовый вход которого соединен с первым входом третьего эпемента И, второй тактовый вход второго счетчика соединен с первым входом четвертого эпемента И, второй вход которого соединен с выходом четвертого триггера,установочный вход которого сое динен с установочным входом третьего триггера, выход которого соединен со вторым входом третьего эпемента И, На фиг. 1 приведена структурна эпек трическа схема устройства дп синхронизации приемника тепеграфных сигнапов на фиг. 2 и 3 временные диаграммы работы входных цепей устройства в спуча х поступпени из каната св зи соот54 етственно неискаженных и искаженных лементов сообщени . Устройство содержит элементы И 1-4, триггеры 5-8, реверсивные счетчики 9 и 10, коммутаторы 11 и 12, счетчики 13 и 14, входные щины 15-17, выходные шины 18 и 19, промежуточные шины 20, 21 и 22. Элементы (1-10) - типовые. Емкость, реверсивного счетчика 9 определ етс требуемым коэффициентом усреднени . Емкость реверсивного счетчика 10 должна быть достаточной, чтобы за промежуток времени между двум сбросовыми импульсами не произошло его переполнени . Коммутатор 12 предназначен дл коммутации своих выходов с соответствующими входными шинами первой группы входов, в зав {симости от того, код какого числа имеетс на второй группе входов коммутатора. Ввод информации в коммутатор bo второй группы входов произ Водитс по переднему фронту импульса, поступающего на тактовый вход коммутатора . Коммутаторы 11 и 12 могут быть реализованы на основе набора триггеров пам ти и типовых логическихэлементов. Счетчики. 13 и 14 - типовые двухвходовые счетчики импульсов. Их емкость должна быть достаточной,-чтобы за про {бжуток времени между двум сбросовыми импульсами не произошло их переполнени . Промежуточный разр д счетчика 13, от которого делаетс отвод на сбросовый вход реверсивного счетчика 10 и тактовый вход коммутатора 12, выбираетс , исход из быстродействи устройства тактовой синхронизации (шага дискретизации подстройки частоты, структуры принимаемых элементов сообщени , скорости передачи и т.д.) и веро тности того, что за врем , равное длительности одного эпемента сообщени , на вход усредн ющего устройства поступит не менее одного (истинного или ножного) импульса добавлени и вычитани (т.е. в зависимости от уровн помех в канале св зи и т.п. факторов). Устройство работает следующим образом . На входную шину 15 устройства поступают тактовые импульсы, следующие с частотой телеграфировани принимаемых элементов сообщени , а на шины 16 и 17 - соответственно импульсы добавлени и вычитани с выходовфазовогодискриминатора системы тактовой синхронизации , в состав которого входит предла59 гаемое устройство. Вспедствие искажени помехами в канале св зи эпементов сооб щени на входные шины 16 и 17 устрой ства проход т и ложные корректирующ импупьсы. Так как установка триггера 6(8) производитс один раз за врем , равное длительности элементарной посыл ки принимаемого сообщени , а элемент И 2(4) открыт дл прохождени импульсов .добавлени (вычитани ), поступающих на щину 16(17), топько при наличии разре щающего уровн напр жени на выходе триггера 6(8), сброс которого осуществл етс при формировании сигнала на вы ходе элемента И 2(4), на щину 20(21) независимо от уровн помех в канале св зи проходит не бопее одного (истинного или ложного) импульса добавпени (вычитани ). Работу входных цепей предлагаемого устройства (.эпементы И 2, 4 триггера 6, 8) в случае поступлени на вход си-. стемы тактовой синхронизации, в состав которого входит предпагаемое устройство , неискаженных и искаженных элементов сообщени по сн ют временные диаграммы , приведенные соответственно на фиг. 2 и 3. Как следует из приведенных выще временных диаграмм, введение эпемент И 2 и 4 и триггеров 6 и 8 уменьщаёт вли ние искажений сигналов в канапе св зи на помехоустойчивость усреднени и позвол ет уменьщить коэффициент усред нени корректирующих импульсов без сни жени точности усреднени . Корректирующие импупьсы, поступающие на входные щины 16 и 17 и формируемые нашинах 20 и 21, осуществл ют зар д счетчиков 14 и 13 соответственно . В момент формировани тактового импульса входы коммутатора 11 оказыВаютс логически подключенными к соот ветствующим выходам разр дов добавпени и вычитани реверсивного счетчика 9 Кроме того, сигнапы, формируемые на щинах 20 и 21, поступают соответственно на суммирующие и вычитающие входы реверсивных счетчиков 9 и 1О. Установка триггера 5(7) в единичное состо ние производитс через коммутатор 11 сигналом с опредепенного выхода разр да добавлени (вычитани ) реверсивного счетчика 9, т.е. когда чиспо импульсов .Добавпени (вычитани ) на шине 20(21) превысит чиспо импульсов вычитани (до- бавпени ) на шине 21(20) на некоторую Еюличину. Эта вепи-чина тем больше, чем выше уровень помех в канале св зи. Установка триггера 5(7) в единичное состо56 ние приводит к тому, что сигналы, формируемые на щине 20(21), проход т через .элемент И 1(2) на выходную щину 18(19) без усреднени . Число, записанное в реверсивный счетчик 10, вл етс разницей между количеством формируемых на шинах 20 и 21 импульсов добавлени и вычитани , т.е. фактически определ ет релшм работы устройства (в случае устойчивого синхронизма при равенстве задающих частот генератор приемной и передающей частей системы передачи чиспо импульсов добавлени в среднем равно числу импульсов вычитани , хот в короткие промежутки времени это соотнощение может быть и другим, в случае большого рассогласовани фаз между принимаемыми элементами сообщени и формируемыми устройством тактовой синхронизации тактовыми импульсами , как и в случае большого рассогласовани частот задающих генераторов приемной и передающей частей систе иы передачи, среднее число импульсов добавлени резко отличаетс от числа импульсов вычитани ).Показани реверсивнс .го счетчика 10 ввод тс (на период следовани сигналов на шине 22) в коммутатор 12, вследствие чего выходы коммутатора 12 оказываютс логически подключенными к соответствующим выходам разр дов Добавлени и вычитани реверсивного счетчика 9. Сброс триггера 5(7) в нулевое состо ние производитс через коммутатор 12 сигналом с определенного выхода разр да вычитани (добавпени ) реверсивного счетчика 9, т.е. когда число импульсов вычитани (добавлени ) на ашне 21 (2О) превысит число имщпьсов добавлени (вычитани ) на шине 2О(21) на некоторую, заданную реверсивным счетчиком 10, величину. Эта величина тем больше, чем выше показани реверсивного счетчика 10 (т.е., чем больше режим работы системы тактовой синхронизации отличаетс от режима устойчивого синхронизма при равенстве частот задающих генера торов системы передач;). Возврат триггера 5(7) в нулевое состо ние приводит к тому, что сигналы,формируемые на шине 20(21) не проход т через элементы И 1(2) на выходную шину 18(19). В предлагаемом устройстве промеутки времени, в которых опреел ютс уровень помех в канале св зи режим работы системы тактовой синронизации не вл ютс посто нными, а авис т от уровн помех: в канале св зи. ар д корректирующим импупьсами, по7 ,97 ступающими на вход устройства, счетчика 14 приводит к формированию на его выходе тактового И1ушупьса, по переднему фронту которого производитс перезапись показаний счетчика 13 в коммутатор 11, а по заднему фронту - сброс счетчика 13,-В зависимости от показаний счетчика 13 (чём ёьпие показани счетчика 13, тем ниже уровень помех в канале св зи) установочный вход триггера 5(7) оказываетс подкшоченным к соответствующему выходу добавлени (вычитани ) реверсивного счетчика 9. Аналогичным образом формирование 1ампупьсов на выходе промежуточного разр да счетчика 13 приводит к записи показаний реверсивного счетчика 1О в коммутатор 12 и сбросу показаний реверсивного счетчика 1О. Повышение помехоустойчивости и быст родействи усреднени корректирующих импульсов достигаетс уменьшением числа пожнь1Х корректирующих имггупьсов, по ступающих на усреднение в реверсивнь1Й ,C4eT4HKjH введением автоматического изменени коэффициентов усреднени коррек тирующих импульсов, .управл ющих работой блокировочных триггеров, ;в зависимости , от уровн помех в канапе св зи и от степени несовпадени частоты и фазы принимаемых элементов сообщени с тактовыми импульсами приемной части системы передачи. При этом Промежутки времени, за которые производитс анализ уровн помех в канале св зи и определ етс режим работы системы тактовой синхронизации (степень несовпадени фаз и частот принимаемых элементов и тактовых импульсов), зависит от уровн помех в канале св зи и от структуры принимаемых элементов сообщени . Формула изобре тени Устройство дл синхронизации приемника телеграфных сигналов, содержащее первый триггер, выход которого соединен с первым входом первого элемента И, выход которого вл етс первым выходом устройства, второй выход которого вл етс выходом второго элемейта И, первый вход которого соединен с выходом второго триггера, а второй вход соедине 58 с вычитающим входом первого реверсивного счетчика, суммирующий вход которого соединен со вторым входом первого элемента И, от личающеес тем, что, с целью повышени помехоустойчивости и сокращени времени вхождени в синхронизм, введены два триггера , два элемента И, два счетчика, два коммутатора и второй реверсивный счетчик , суммирующий вход которого соединён с суммирующим входом первого реверсив ного счетчика, с выходом третьего элемента И, со сбросовым входом третьего триггера и с первьпу тактовым входом первого счетчика, второй тактовый вход которого соединен со .сбросовым входом четвертого триггера, выходом четвертого элемента И и вычитающими входами второго и первого реверсивных счетчи - ков, выходь последнего соединены с первыми группами входов первого и второго коммутаторов, первый и второй выходы первого коммутатора соединены соответственно с установочными входами первого и второго триггеров сбросовые входы которых соединены соответственно с первым и вторым выходами второго коммутатора , а вторые группы входов первого и второго коммутаторов соединены соответственно с группами выходов первого счетчика и второго реверсивного счетчика , сбросовый вход которого соединен с тактовым входом второго коммутатора и выходом промежуточного разр да первого счетчика, сбросовый вход которого соединен с тактовым входом первого коммутатора и выходом второго счетчика, первый тактовый вход которого соединён , с первым ВХОДОМ третьего элемента И, второй тактовый вход второго счетчика соединён с первым входом четвертого элемента И, второй вход ко.торого соеди ен с выходом четвертого триггера, установочный вход которого соединен с установочным входом третьего триггера, выход которого соединен с вторым входом третьего элемента И, Источники информации, Прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 527833, кл. Н 04 L. 17/00, 1974 (прототип).
иг.1
jlSf Г ППП П ПП Л
К
Фиг.2.
да
-. i
Claims (1)
- Формула’ изобретенияУстройство для синхронизации прием- 45 ника телеграфных сигналов, содержащее первый триггер, выход к’оторого соединен с первым входом первого элемента И, выход которого является первым выходом устройства, второй выход которого явпя- 50 ется выходом второго эпемейта И, первый вход которого соединен с выходом второго триггера, а второй вход соединен15 8 с вычитающим входом первого реверсивного счетчика, суммирующий вход которого соединен со вторым входом первого элемента И, отличающееся тем, что, с цепью повышения помехоустойчивости и сокращения времени вхождения в синхронизм, введены два триггера, два элемента И, два счетчика, два коммутатора и второй реверсивный счетчик, суммирующий вход которого соединён с суммирующим входом первого реверсивного счетчика, с выходом третьего элемента И, со сбросовым входом третьего триггера и с первым тактовым входом первого счетчика, второй тактовый вход которого соединен со сбросовым входом четвертого триггера, выходом четвертого элемента И и вычитающими входами второго и первого реверсивных счетчи — ков, выходы последнего соединены с первыми группами входов первого и второго коммутаторов, первый и второй выходы первого коммутатора соединены соответственно с установочными входами первого и второго триггеров,сбросовые входы которых соединены соответственно с первым и вторым выходами второго коммутатора, а вторые группы входов первого и второго коммутаторов соединены соответственно с группами выходов первого счетчика и второго реверсивного счетчика, сбросовый вход которого соединен с тактовым входом второго коммутатора и выходом промежуточного разряда первого счетчика, сбросовый вход которого соединен с тактовым входом первого коммутатора и выходом второго счетчика, первый тактовый вход которого соединён , с первым ’ ВХОДОМ третьего элемента И, второй тактовый вход второго счетчика соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом четвертого триггера, установочный вход которого соединен с установочным входом третьего триггера, выход которого соединен с вторым входом третьего элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802989537A SU970715A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл синхронизации приемника телеграфных сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802989537A SU970715A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл синхронизации приемника телеграфных сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU970715A1 true SU970715A1 (ru) | 1982-10-30 |
Family
ID=20920596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802989537A SU970715A1 (ru) | 1980-10-04 | 1980-10-04 | Устройство дл синхронизации приемника телеграфных сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU970715A1 (ru) |
-
1980
- 1980-10-04 SU SU802989537A patent/SU970715A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0216431A2 (en) | Generating addresses for circuit units | |
US3144515A (en) | Synchronization system in timedivision code transmission | |
US3876833A (en) | Receiver for synchronous data signals, including a detector for detecting transmission speed changes | |
EP0258031B1 (en) | Method and apparatus for data window centering in a multifrequency data separator | |
US4385383A (en) | Error rate detector | |
GB1031686A (en) | A synchronising device for a pulse code transmission system | |
SU970715A1 (ru) | Устройство дл синхронизации приемника телеграфных сигналов | |
US4203003A (en) | Frame search control for digital transmission system | |
EP0176561B1 (en) | Digital phase-locked loop circuit | |
US4887261A (en) | Method and arrangement for transmitting a digital signal with a low bit rate in a time section, provided for higher bit rates, of a time division multiplexed signal | |
US5105440A (en) | Method and apparatus for adaptive equalization of pulse signals | |
US3898647A (en) | Data transmission by division of digital data into microwords with binary equivalents | |
KR0175973B1 (ko) | 선정된 극성의 비디오 동기 신호를 제공하는 방법 및 장치 | |
US4086429A (en) | Synchronizing system for use in telecommunication | |
JPS6252996B2 (ru) | ||
US4322686A (en) | Frequency comparator circuit | |
GB1355495A (en) | Apparatus for clocking digital data | |
US4374305A (en) | Arrangement for regenerating start-stop signals and dial pulses | |
SU907838A2 (ru) | Устройство цикловой синхронизации | |
US3701947A (en) | Method of making a decision on the value of a pulsatory signal and device for carrying out this method | |
SU1104674A1 (ru) | Устройство тактовой синхронизации | |
SU1030978A1 (ru) | Устройство дл приема телеинформации с автовыбором | |
CA1079368A (en) | Tone detection synchronizer | |
SU1538262A1 (ru) | Устройство определени перерывов цифрового сигнала в радиоканале | |
KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 |