SU970402A1

SU970402A1 - Tape-punch control device

Info

Publication number: SU970402A1
Application number: SU813276578A
Authority: SU
Inventors: Леонид Вольфович Друзь; Анатолий Иванович Савин; Борис Владимирович Солнцев
Original assignee: Предприятие П/Я А-3706
Priority date: 1981-04-22
Filing date: 1981-04-22
Publication date: 1982-10-30

Description

Изобретение относится к автома.тике и вычислительной технике и может быть использовано в устройствах вывода данных на перфоленту.The invention relates to automation and computer technology and can be used in devices for outputting data onto a punched tape.

Наиболее близким техническим решением к предлагаемому является устройство для управления ленточным перфоратором. Известное устройство содержит регистр, дешифраторы, триггеры, элементы И, коммутатор, блок усилителей, блок контроля по четности £ 1] . ;.The closest technical solution to the proposed is a device for controlling a band punch. The known device contains a register, decoders, triggers, AND elements, a switch, an amplifier block, a parity block £ 1]. ;.

Известное устройство позволяет выводить информацию на перфоратор только в тех кодах, которые задаются источником информации, например, в безрегистровых кодах по ГОСТ 13052-74. В случае, если'пользователь перфоленты должен иметь перфоленту в кодах, отличающихся от кода источника информации, например, в многорегистровых кодахНГК-2, известное устройство'непосредственно использоваться не может. В этом . случае применение известного устройства предполагает использование дополнительных устройств сопряжения и преобразования, которые включаются между источником информации и прототипом, что усложняет процесс вывода информации на ленту, снижает надежность комплекса и ограничивает возможности потребителя информации.The known device allows you to display information on the punch only in those codes that are set by the source of information, for example, in the case-free codes according to GOST 13052-74. If the user of the punched tape must have a punched tape in codes different from the code of the source of information, for example, in multi-register codes NGK-2, the known device cannot be directly used. In that . In this case, the use of a known device involves the use of additional devices for pairing and conversion, which are included between the information source and the prototype, which complicates the process of outputting information to tape, reduces the reliability of the complex and limits the capabilities of the consumer of information.

Цель изобретения - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

Поставленная цель достигается тем, что в устройство для управления ленточным перфоратором, содержащее первый регистр, входы которого являются входами устройства, а выходы соединены с первым дешифратором и с первым блоком контроля по четности, выход которого соединен, с единичным входом первого триггера, выход которого соединен, с первым входом первого элемента И, второй вход первого элемента И является первым входом устройства, а выход подключен к единичному входу второго триггера, выход которого соединен с первым управляющим входом первого ком-, мутатора,-выходы которого соединены с входами усилителей, входы которого являются выходами устройства, . нулевые входы первого и второго триггеров и первый вход второго элемента И объединены и являются вторым входом устройства, второй и третий дешифраторы, третий и четвертый триггеры, введены /шифратор, второй комму татор, второй регистр, второй блок контроля по четности., пятый и шеетой триггеры, первый, второй и третий элементы ИЛИ, блок сравнения, третий элемент И, формирователь импульса и блок задержки, выходы пер- 5 вого регистра соединены с входами старших разрядов второго дешифратора, выходы которого соединены с входами шифратора, выходы шифратора соединены с входами второго коммутатора, выходы которого подключены к входам второго регистра и входам третьего дешифратора, нулевой вход второго регистра соединен с вторым входом устройства, а выходы второго *5 регистра соединены с входами первого коммутатора, и с входами второго блока 'контроля по четности, выход которого соединен с вторым управляющим входом первого коммутатора, первый 20 и второй выходы третьего дешифратора соединены соответственно с нулевым и единичным входайи третьего триггера, инвертируемый выход которого соединен с 'вторым вводом второ- 25 го элемента И, выход которого является первым выходом устройства и соединен с нулевым входом первого регистра, третий выход третьего дешифратора соединен с единичным вхо- 3Q дом четвертого триггера и первыми входами второго и третьего элементов ИЛИ, четвертый выход третьего дешифра тора соединен с единичным входом пятого триггера, первым входом пер- 35 вого элемента ИЛИ и вторым входом третьего элемента ИЛИ, шестой выход третьего дешифратора соединен с единичным входом шестого триггера и вторыми входами первого и второго элементов ИЛИ, выходы первого, вто- ^υрого, третьего элементов ИЛИ соединены соответственно с нулевыми входами четвертого, пятого и шестого триггеров, выходы которых подключены к одним входам блока сравнения, 45 другие входы которого соединены с выходами первого дешифратора, выход блока сравнения соединен с первым входом третьего элемента И, второй вход которого соединен с вы- 50 ходом первого триггера и входом формирователя импульсов,'выход третьего элемента И соединен с входом младшего разряда второго дешифратора, а выход формирователя импуль- 55 са соединен через блок задержки с управляющим входом второго коммутатора. _This goal is achieved by the fact that in the device for controlling a rotary hammer, containing the first register, the inputs of which are the inputs of the device, and the outputs are connected to the first decoder and to the first parity control unit, the output of which is connected, with a single input of the first trigger, the output of which is connected , with the first input of the first element And, the second input of the first element And is the first input of the device, and the output is connected to a single input of the second trigger, the output of which is connected to the first control input of a comm, mutator, whose outputs are connected to the inputs of amplifiers, whose inputs are the outputs of the device,. the zero inputs of the first and second triggers and the first input of the second AND element are combined and are the second input of the device, the second and third decoders, the third and fourth triggers, entered / encoder, the second switch, the second register, the second parity block., the fifth and sixth triggers, first, second and third elements OR, comparison unit, third element AND, pulse shaper and delay unit, the outputs of the first 5 register are connected to the inputs of the upper bits of the second decoder, the outputs of which are connected to the inputs of the encoder, the outputs the encoder is connected to the inputs of the second switch, the outputs of which are connected to the inputs of the second register and the inputs of the third decoder, the zero input of the second register is connected to the second input of the device, and the outputs of the second * 5 register are connected to the inputs of the first switch, and to the inputs of the second parity block , the output of which is connected to the second control input of the first switch, the first 20 and second outputs of the third decoder are connected respectively to the zero and single inputs of the third trigger, the inverted output of which о connected to the second input of the second 25th element AND, the output of which is the first output of the device and connected to the zero input of the first register, the third output of the third decoder is connected to the unit input 3Q of the fourth trigger and the first inputs of the second and third elements OR, the fourth the output of the third decoder of the torus is connected to the single input of the fifth trigger, the first input of the first 35th OR element and the second input of the third OR element, the sixth output of the third decoder is connected to the single input of the sixth trigger and second inputs first and second OR elements, the outputs of the first secondary ^υ cerned, the third OR elements are connected respectively to zero inputs of the fourth, fifth and sixth flip-flops, the outputs of which are connected to one inputs of the comparator 45 whose other inputs are connected to outputs of the first decoder, the output of unit comparison is connected to the first input of the third element And, the second input of which is connected to the output of the first trigger and the input of the pulse shaper, 'the output of the third element And is connected to the input of the least significant bit of the second decoder, and the output d pulse shaper 55 sa is connected through a delay unit to the control input of the second switch. _

На фиг.1 приведена структурная электрическая схема устройства; на 60 фиг.2 - функциональная схема блока контроля по четности.Figure 1 shows the structural electrical diagram of the device; on 60 figure 2 is a functional diagram of a parity control unit.

Устройство содержит первый регистр 1, первый блок 2 контроля по четности, первый триггер 3, первый 65 элемент И 4, второй триггер 5, второй элемент И 6, первый коммутатор <7 с элементами И 8, первый дешифратор 9, формирователь 10 импульса у блок 11 задержки, второй дешифратор 12, шифратор 13,' второй коммутатор 14, с элементами И 15, третий дешифратор 16 с.выходами 17-21, третий триггер 22, четвертый триггер 23, пятый триггер 24, шестой триггер 25, первый элемент ИЛИ 26, второй эле-, мент ИЛИ 27, третий элемент ИЛИ 28, блок 29 сравнения, третий элемент И 30, второй регистр 31, второй ' блок 32 контроля по четности,блок 33 j усилителей, ленточный перфоратор 34, элементы И 35-41, элементы ИЛИ-НЕ 4255.The device contains a first register 1, a first parity block 2, a first trigger 3, a first 65 AND element 4, a second trigger 5, a second And 6 element, a first switch <7 with And 8 elements, a first decoder 9, a pulse shaper 10 unit 11 delays, second decoder 12, encoder 13, 'second switch 14, with AND elements 15, third decoder 16 sec. Outputs 17-21, third trigger 22, fourth trigger 23, fifth trigger 24, sixth trigger 25, first element OR 26 , second ele- ment, OR 27, third element OR 28, comparison unit 29, third element 30, second register 31, second swarm 'parity block 32, amplifier block 33 j, rotary hammer 34, AND 35-41 elements, OR-NOT 4255 elements.

Устройство работает следующим образом.The device operates as follows.

Перед началом вывода информации на ленту включается перфоратор 34, который вырабатывает циклическую последовательность из трех синхроимпульсов СИ1, СИ2, СИЗ, обеспечивающих в каждом цикле запрос информации, пробивку.кода на ленте и .транспортирование ленты - сдвиг ее на один шаг. В каждом цикле'синхроимпульс СИ1 обнуляет регистр 31 и триггеры 3 и 5. В исходном положении с нулевого выхода триггера 22 выдается разрешающий сигнал на второй вход элемента И б, при этом синхроимпульс СИ1 поступает через элемент. И 6 по шине запроса информации во внешнее устройство и обнуляет регистр 1. По запросу информации из внешнего устройства в регистр 1 поступает код символа, например, в безрегистровом коде по ГОСТ 1305274. Рассматривается случай, когда потребитель информации использует ленту, отперфорированную в трехрегистровом коде МТК-2. Код входного символа из регистра Ϊ подается в блок 2 контроля по четности, на дешифратор 9 и на старшие разряды входов дешифратора 12. Дешифратор 9 преобразует значения шестого и седьмого разрядов входного символа по ГОСТ для определения его регистровой принадлежности, и выдает соответствующий сигнал - ?’русский’’, ’’ла- ⁴тинский’’, ’’цифра’’ - на вторые входы блока 29 сравнения. Для первого входного символа предыдущий символ всегда отсутствует, триггеры 23-25 находятся в нулевом состоянии, и, следовательно, на первых входах блока 29 сравнения нет входных сигналов. Поэтому блок сравнения не формирует выходной сигнал совпадения. В блоке контроля по четности 2 комбинация входного сигнала проверяется по четности и, при правильной четности сигналом с вы5 хода блока 2 триггер 3 устанавливается в единичное’состояние. Потенциальный сигнал с выхода триггера 3 .подготавливает к открыванию элемент И 4, через элемент И 30 считывает.выходной сигнал блока 29 сравнения, и подается на формирователь 10 импульса. При отсутствии выходного сигнала в блоке сравнения состояние младшего разряда кода адресного провода на входе дешифратора 12 будет нулевым, что соответствует .считыванию из шифратора 13 кода регистрового признака. Таким образом, на входах дешифратора 12 устанавливается код, соответствующий считыванию для данного входного символа кода регистрового признака. Декодированный дешифратором 12 сигнал с его выхода возбуждает соответствующий вход шифратора 13 и на его выходах формируется код регистрового признака, который поступает на коммутатор 14.Before starting to output information to the tape, the punch 34 is turned on, which generates a cyclic sequence of three clock pulses SI1, SI2, SIZ, which provide information request, punching. Code on the tape and .transporting the tape in one cycle. In each cycle, the sync pulse SI1 resets the register 31 and triggers 3 and 5. In the initial position from the zero output of the trigger 22, an enable signal is issued to the second input of the element And b, while the clock pulse SI1 passes through the element. And 6 on the information request bus to the external device and resets register 1. Upon request of information from the external device, a symbol code is received in register 1, for example, in a case-free code according to GOST 1305274. The case is considered when the information consumer uses a tape punched in the MTK three-register code -2. The code of the input symbol from register Ϊ is supplied to the parity block 2, to the decoder 9 and to the upper bits of the inputs of the decoder 12. The decoder 9 converts the values of the sixth and seventh bits of the input symbol in accordance with GOST to determine its register affiliation, and generates the corresponding signal -? Russian '', '' La- ⁴ Tinsky '', '' digit '' - to the second inputs of block 29 comparison. For the first input character, the previous character is always absent, the triggers 23-25 are in the zero state, and, therefore, there are no input signals at the first inputs of the comparison unit 29. Therefore, the comparison unit does not generate a match output signal. In the parity check block 2, the input signal combination is checked for parity and, if the parity is correct, the signal from block 5 output 2 trigger 3 is set to a single state. The potential signal from the trigger output 3. Prepares the And 4 element for opening, through the And 30 element it reads the output signal of the comparison unit 29, and is supplied to the pulse shaper 10. In the absence of an output signal in the comparison unit, the state of the least significant bit of the code of the address wire at the input of the decoder 12 will be zero, which corresponds to the reading of the code of the register attribute from the encoder 13. Thus, at the inputs of the decoder 12, a code is set corresponding to the reading of a register sign code for a given input symbol. The signal decoded by the decoder 12 from its output excites the corresponding input of the encoder 13 and a code of a register attribute is generated at its outputs, which is transmitted to the switch 14.

¢.¢.

Импульс с выхода формирователя через блок 11 задержки, учитывающий время переходных процессов при сравнении регистровых признаков, считывает из коммутатора 14 код регистрового признака, который записывается в регистр 31 и подается на входы дешифратора 16. В дешифраторе 16 выхода 17 и 18 определяют соответственно вывод из шифратора 13 или кода символа или кода регистрового признака, а выходы 19-21 формируют сигналы ''русский'', ’’цифра’', ’’латинский’’, соответствующие выведенному регистровому признаку. Таким образом, при выводе регистрового . признака в дешифраторе 16 возбуждается выход 18 и один из выходов 19-21. При этом в единичное состояние устанавливается триггер 22, который закрывает элемент И 6, и соответствующий . из триггеров 23-25, причем сигнал с одного из выходов 19-21 через соответствующие элементы ИЛИ 26-28 обнуляет соответственно два из трех триггеров 23-25. Код регистрового признака поступает из регистра 31 на входы коммутатора 7 и блока 32 контроля по четности. При правильной четности кода блок 32 выдает сигнал, подготавливающий считывание этого кода из коммутатора 7. Синхроимпульсом СИ2 в данном цикле работы перфоратора 34 открывается элемент И 4 и устанавливается в единичное состояние триггер 5. Сигналом с выхода триггера 5 код регистрового признака считывается из коммутатора 7 и через блок 33. усилителей подается в перфоратор 34, где перфорируется, на ленте. Синхроимпульсом СИЗ перфоратора лента сдвигается на один шаг.The pulse from the output of the shaper through the delay unit 11, which takes into account the time of transients when comparing the register characteristics, reads from the switch 14 the code of the register attribute, which is written into the register 31 and fed to the inputs of the decoder 16. In the decoder 16, the outputs 17 and 18 determine the output from the encoder, respectively 13 or a symbol code or a code of a register sign, and outputs 19-21 form the signals `` Russian '', `` digit '', `` Latin '' corresponding to the displayed register sign. Thus, when registering. feature in the decoder 16 is excited output 18 and one of the outputs 19-21. In this case, the trigger 22 is set to a single state, which closes the And element 6, and the corresponding one. from the triggers 23-25, and the signal from one of the outputs 19-21 through the corresponding elements OR 26-28 resets respectively two of the three triggers 23-25. The code of the register flag comes from the register 31 to the inputs of the switch 7 and the parity control unit 32. With the correct parity of the code, block 32 generates a signal that prepares the reading of this code from switch 7. The SI2 clock pulse in this cycle of operation of the puncher 34 opens the And 4 element and sets the trigger 5 to a single state. The signal from the output of trigger 5 reads the register flag code from the switch 7 and through the block 33. amplifiers is fed into the punch 34, where it is perforated, on the tape. With a sync pulse, the PPE punch tape moves one step.

В следующем цикле работы перфо-” ратора 34 синхроимпульс СИ1 вновь обнуляет триггеры 3, 5 и регистр 31, однако не поступает на шину запроса информации и не обнуляет регистр 1, так как элемент И 6 закрыт. Поэтому по окончании действия этого импульса описанный выше процесс повторяет-’ ся, так как регистр 1 сохраняет код символа, поступившего в предыдущем цикле. При этом на входах блока 29. сравнения теперь совпадают сигналы, соответствующие регистровым признакам, вследствие чего с его выхода считывается сигнал совпадения и состояние младшего разряда дешифратора ⁷12 становится единичным. В этом случае шифратор 13 формирует код символа в МТК-2, который описанным выше образом поступает через регистр 31, коммутатор 7 и блок 33 усилителей на перфоратор 34. При выводе из шифратора 12 кода символа в дешифраторе 16 возбуждается только выход 17, триггер 22 устанавливается в нулевое состояние, элемент И 6 подготавливается к 'открыванию в 'следующем цикле работы перфоратора и описанный выше процесс запроса информации и приема кода следующего' символа в регистр 1 повторяется.In the next cycle of operation of the punch 34, the SI1 clock pulse again resets the triggers 3, 5 and register 31, however, it does not enter the information request bus and does not reset the register 1, since the And 6 element is closed. Therefore, at the end of the action of this impulse, the process described above is repeated, since register 1 saves the code of the character received in the previous cycle. At the same time, the signals corresponding to the register signs now coincide at the inputs of the comparison block 29. As a result, a coincidence signal is read from its output and the state of the least significant bit of the decoder ⁷ 12 becomes single. In this case, the encoder 13 generates a symbol code in MTK-2, which, as described above, enters through a register 31, a switch 7, and an amplifier unit 33 to a punch 34. When the symbol code is output from the encoder 12, only the output 17 is excited in the decoder 16, the trigger 22 is set to the zero state, element And 6 is prepared for 'opening in the next' punch cycle and the process of requesting information and receiving the code of the next 'character in register 1 described above is repeated.

Если регистровый признак следующего поступившего символа, определяемый дешифратором 9, совпадает с . регистровым признаком предыдущего символа, хранящимся на одном из триггеров 23-25 блок 26 сравнения выдает сигнал совпадения и из шифратора 13 считывается код МТК-2 символа, который перфорируется на ленте перфора- * тора 34.If the register sign of the next incoming character, determined by the decoder 9, coincides with. a register sign of the previous character stored on one of the triggers 23-25, the comparison unit 26 generates a match signal and the MTK-2 code of the character is read from the encoder 13, which is perforated on the tape of the punch 34 *.

Если же указанные регистровые признаки не совпадают, то, как это описано выше, сначала в одном цикле перфорируется код регистрового признака, а затем в другом цикле - код символа.If the indicated register signs do not match, then, as described above, first in one cycle the code of the register attribute is punched, and then in the other cycle the symbol code.

В случае, если потребителю информации необходимо иметь перфоленту в кодах источника информации, производится замена шифратора 13, который для каждого входного кода содержит соответствующий код символа. В этом! случае триггеры 23-25 постоянно обнулены, блок 29 сравнения постоянно ввдает сигнал несовпадения, что ~ однозначно в соответствии с кодом входного символа определяет адрес на входах шифратора 13. Дальнейшая работа устройства в этом случае аналогична описанному,выше.In the event that the information consumer needs to have a punched tape in the codes of the information source, the encoder 13 is replaced, which for each input code contains the corresponding symbol code. In that! In this case, triggers 23-25 are constantly reset, the comparison unit 29 constantly inputs a mismatch signal, which ~ uniquely determines the address at the inputs of the encoder 13 in accordance with the code of the input symbol. Further operation of the device in this case is similar to that described above.

Введение в устройство для управления ленточным перфоратором шифратора, второго коммутатора, регистра, блока контроля по четности, пятого и шестого триггеров, трех элемен60Introduction to the device for controlling a tape punch of an encoder, a second switch, a register, a parity control unit, fifth and sixth triggers, three elements60

Ί тов ИЛИ, блока сравнения, третьего элемента И, формирователя импульсов и блока задержки выгодно, отличает предлагаемое устройство от известных ранее, так как позволяет путем смены шифратора оперативно согласовывать источник информации с ее потребителем, выводить информацию ?в кодах, необходимых потребителю,что существенно расширяет область применения и повышает надежность устройства.This OR, a comparison unit, a third AND element, a pulse shaper and a delay unit favorably distinguishes the proposed device from the previously known ones because it allows you to quickly coordinate the source of information with its consumer by changing the encoder and display information in the codes needed by the consumer, which is essential expands the scope and increases the reliability of the device.

Claims

The second register, the second parity block of the fifth and the neck 1, the first, second and third elements OR, the comparison block, the third element AND, the pulse driver and the delay block, the outputs of the first register are connected to the high-order inputs of the second decoder, the outputs of which are connected to the inputs of the encoder, the outputs of the encoder are connected to the inputs of the second switch, the outputs of which are connected to the inputs of the second register and the inputs of the third decoder, the zero input of the second register is connected to the second input of the device, and the outputs The register's register is connected to the input of the first switch, and to the inputs of the second parity check block, the output of which is connected to the second control input of the first switch, the first and second outputs of the third decoder are connected respectively to the zero and single input of the third trigger, the inverted output of which connected to the second in the soda of the second element a, the output of which is the first output of the device and connected to the zero input of the first register; the third output of the third decoder is connected to the single input quarter first trigger and the first inputs of the second and Tpeibero element OR, the fourth output of the third decoder is connected to the single input of the fifth trigger, the first input of the first OR element and the second input of the third OR element, the sixth output of the third decoder is connected to one input of the sixth trigger and the second inputs the first and second elements OR, the outputs of the first, second, third elements OR are connected respectively to the zero inputs of the fourth, fifth and sixth triggers, the outputs of which are connected to the same inputs of the comparison unit The e inputs of which are connected to the outputs of the first decoder, the output of the comparison unit is connected to the first input of the third element I, the second input of which is connected to the output of the trigger and the input of the pulse former, the output of the third element I to the input of the lower digit of the second decoder, and the output of the pulse shaper is connected via a delay unit with the control input of the second switch. Figure 1 shows the structural electrical circuit of the device; figure 2 is a functional block diagram of the parity. The device contains the first register 1, the first parity check block 2, the first trigger 3, the first element 4, the second trigger 5, the second element 6, the first switch 7 with elements 8 and the first decryption. Rator 9, pulse shaper 10, delay unit 11, second decoder 12, encoder 13, second switch 14, And 15 elements, third decryptor 16, outputs 17-21, third trigger 22, fourth trigger 23, fifth trigger 24, the sixth trigger 25, the first element OR 26, the second element OR 27, the third element OR 28, the comparison unit 29, the third element AND 30, the second register 31, the second parity control unit 32, the amplifier block 33, the belt perforator 34, elements And 35-41, elements of WL-NOT 4255. The device works as follows. Before starting the output of information on the tape, a perforator 34 is turned on, which produces a cyclic sequence of three synch pulses SI1, SI2, PPE, providing a request for information in each cycle, punching the code on the tape, and conveying the tape — one shift in one step. In each cyclical sync pulse, C11 zeroes register 31 and triggers 3 and 5. In the initial position, the output signal from the zero output of the trigger 22 is issued to the second input of the element Ib, and the sync pulse C11 is supplied through the element. And b, the information request bus enters the external device and zeros the register 1. Upon request of information from the external device, register 1 receives the character code, for example, in a non-register code according to GOST 1305274. The case is considered when a consumer of information uses a tape that has been perforated in a three-register MTK-

2. The input character code from register 1 is fed to parity check unit 2, decoder 9 and higher bits of decoder inputs 12. Dimension 9 converts the sixth and seventh bits of the input symbol according to GOST to determine its register accessory, and outputs the corresponding signal is Russian Tin, the digit is to the second inputs of block 29 of the comparison. For the first input character, the previous character is always absent, the trigger E 1 23-25 It is found in the zero state, and, therefore, there are no input signals on the first inputs of the comparison block 29. Therefore, the comparator does not generate an output match signal. In the parity control unit 2, the combination of the input signal is checked by parity and, with the correct parity, the signal from the output of block 2 triggers 3 in a single state. The potential signal from the output of the trigger 3 prepares the opening element AND 4, through the element 30, reads the output signal of the comparator unit 29, and is fed to the imaging unit 10 and myca. In the absence of an input signal in the comparison block, the state of the low-order bit of the address wire code at the input of de-simulator 12 will be zero, almost corresponds to the reading of the register code from the encoder 1. Thus, at the inputs of the decoder 12, a code is set corresponding to a reading for a given input symbol of a register tag code. Decoded by the decoder 12, the signal from its output excites the corresponding input of the encoder 13 and at its outputs a code of the register characteristic is generated, which is fed to the switch 14. The pulse from the output of the former 10 through the delay block 11, which takes into account the transient time when comparing the register characteristics, reads from switch 14 a register tag code that is written to register 31 and fed to the inputs of the decoder 16. In the decoder 16, outputs 17 and 18 define, respectively, a slot from the encoder 13 or the character code or a feature register, and the outputs form the signals 19-21 Russian, digits, Latin, outputted corresponding in-register basis. Thus, when displaying the register characteristic in the decoder 16, it excites output 18 and one of outputs 19-21. At the same time, trigger 22, which closes element 6, and the corresponding one of triggers 23–25, is inserted into one state, and the signal from one of outputs 19–21 through the corresponding elements OR 26–28 zeroes, respectively, two of three trigger 23 -25. The register feature code comes from register 31 to the inputs of the switch 7 and parity check block 32. When the code is correctly parity, block 32 generates a signal, preparing the LOVAKIDs to read this code from switch 7. In this cycle of operation of punch 34, AND 4 is opened and trigger one is set to one state. By means of the output of trigger 5, the code of the register sign is read from the switch 7 and through a block 33. Amplifiers are fed to a perforator 34, where perforated, on a belt. The sync pulse of the PPE perforator tape is shifted by one cap. In the next cycle of operation of the perforator 34, the synchro impulse SI1 again zeroed the triggers 3, 5 and register 31, but did not arrive at the information request bus and did not null the register 1, since the And 6 element is closed. Therefore, at the end of this pulse, the process described above repeats, since register 1 stores the character code entered in the previous cycle. At the same time, at the inputs of block 29. the comparisons now coincide with the signals corresponding to the register characteristics, as a result of which a coincidence signal is read from its gate and the junction of the lower bit of the decoder 12 becomes single. In this case, the encoder 13 generates a character code in MTK-2, which enters as described above through register 31, com} .1 mutator 7 and amplifier block 33 on perforator 34. When outputting from character 12, the character code in decoder 16 excites only 17, the trigger 22 is set to the zero state, the And 6 element is prepared for opening in the next punch operation cycle and the above process of requesting information and receiving the code of the next character in register 1 is repeated; If the register sign of the next incoming character, determined by its decoder 9, coincides with. the register character of the previous character stored on one of the flip-flops 23-25 comparison unit 26 outputs a match signal and the MTK-2 character code is read from the encoder 13, which is punched on the tape of the perforator 34. If the specified register features do not match, then described above, first the register code is punched in one cycle, and then the character code in another cycle. If the information consumer needs to have punched tapes in the source codes, the encoder 13 is replaced, which for each input code contains the corresponding character code. In this case, the triggers 23-25 are permanently zeroed, the comparison unit 29 continuously generates a mismatch signal, which uniquely determines the address on the inputs of the encoder 13 according to the code of the input character. Further operation of the device in this case is similar to that described above. The introduction of the encoder, the second switch, the register, the parity check block, the fifth and sixth triggers, the three OR elements, the reference block, the third AND block, and the delay block to the device for controlling the tape perforator distinguishes the proposed device from the previously known as it allows, by changing the encoder, to promptly coordinate the source of information with its consumer, to output the information in the codes necessary for the consumer, which significantly expands the scope of application and increases the the device. The invention is a control device, a precise perforator containing a first register, whose inputs are the inputs of the device, and the outputs are connected to the first decoder and to the first parity control unit, the gateway of which is connected to the single input of the first trigger, the output of which is connected to the first input of the first element AND, the second input of the first element AND is the first input of the device, and the output is connected to the single input of the second trigger, the output of which is connected to the first control input of the first switch and the outputs of which are connected to the inputs of the amplifier unit whose outputs are the outputs of the device, the zero inputs of the first and second triggers and the first input of the second element I are combined and are the second input of the device, the third and the third decoder, the third and fourth triggers, differing By the fact that, in order to increase reliability, the second encoder, the second register, the second control unit for parity, parity, the fifth and sixth triggers, the first, second, and third SHS elements, the comparison unit, the third AND element, and the driver named the pulse and the delay unit, the outputs of the first register are connected to the higher bit inputs of the second de encoder, the outputs of which are connected to the inputs of the encoder, the outputs of the encoder are connected to the inputs of the second switch, the outputs of which are connected to the inputs of the second register and the inputs of the third decoder, zero input The second register is connected to the second input of the device, and the outputs of the second register are connected to the inputs of the first switch and the second inputs of the second parity block, the output of which is connected to the second control of the second input to The first and second outputs of the third decoder are connected respectively to the zero and single inputs of the third flip-flop, the inverted output of which is connected to the second input of the second And element, the output of which is the first output of the device and connected to the zero input of the first register, the third output of the third decoder is middle the single input of the fourth trigger and the first inputs of the second and third elements of the CCM, the fourth output of the third decoder is connected to the single input of the fifth trigger, the first input of the first The OR element and the second input of the third element OR, the neck output of the third diifurator are connected to the single input of the sixth trigger and the second inputs of the first and second OR elements, the approaches of the first, second and third elements OR are connected respectively to the zero inputs of the fourth, fifth and sixth triggers , the KOTOJMX outputs are connected to one inputs of the comparison unit, the other inputs of which are connected to the outputs of the first fractionator, the benefit of the comparison unit is connected to the first input of the third element I, the second input of which is connected to swing first flip-flop and the input of the pulse shaper, the output of the third AND element is connected to the input of the least significant bit of the second doiifratora, and the output pulse shaper is connected via a delay unit with upravg l yuschim input of the second switch. Sources of information taken into account in the examination 1. USSR author's certificate № 860099, cl. G About K 1/02, 1979 (prototype).