Claims (2)
нулевой выход каждого первого триггера подсоединен к первым входам соответствующих первых элементов И, первые входы вторых триггеров подсоединены к выходам вторых элементов И последнего узла переноса, пер вый выход второго триггера подсоеди нен к первому входу первого элемента ИЛИ, второй выход - к первому входу первого элемента ИЛИ-НЕ, второй вход которого и второй вход пер вого элемента ИЛИ подсоединены к вы ходу первого элемента ИЛИ, соответствующего очередному по старшинс ву номеру задачи в пакете z. Недостаток этого устройства закл чаетс в невозможности использовани его дл распределени заданий проце , сорам в мультипроцессорной или вычи лительной машинах в многомашинной вычислительной системе по критерию минимума среднего времени ожидани задами-в пакете. Цель изобретени - расширение функциональных возможностей устройства за счет осуществлени режима наименьшего среднего времени ожидани решени задачи. Поставленна цель достигаетс тем, что в устройство дл распределени заданий процессорам, содержащее п каналов, каждый из которых состоит из триггера и первой группы из m элементов И, а также общие дл всех каналов шифратор, группу из п триггеров, группу из п-2 элементов ИЛИ, группу из п-1 элементов ИЛИ-НЕ, причем выход триггера каждого канала подключенк первым входам всех элементов И первой груп пы, вторые входы элементов И первой группы всех каналов объединены и подключены к входу режима минимального времени реализации пакета устройства , третьи входы всех элементов И первой группы каждого канала подключены к соответствующим кодовым входам устройства, входы тригге ров каждого канала подключены к установочным входам устройств, устан вочные входы всех триггеров группы объединены и подключены к входу сброса устройства, информационные входы триггеров группы подключены к соответствующим выходам шифратора пр мой выход к-го триггера группы (,...,п) подключен к первому вхо ду к-го элемента ИЛИ группы (, .,п-1), второй вход которого соединен с первым входом {к-1)-го эле34 мента ИЛИ группы и первым входом (к-1)тго элемента ИЛИ-НЕ группы (,,,.,п-1), выход которого вл етс информационным .выходом (к-1)-го разр да устройства (,,..,п), выход п-го триггера первой группы hoдключен к выходу п-го разр да устройства , к первому входу (п-1)-го элемента ИЛИ группы и первому входу (п-1)-го элемента ИЛИ-НЕ группы, выход первого триггера группы подключен к первому входу первого элемента ИЛИ-НЕ группы, в каждый канал введены группа из т элементов НЕ, группа из m элементов ИЛИ и втора группа из m элементов И, причем выходы каждого элемента И второй группы подключены к первому входу соответствующего элемента ИЛИ группы, вторые входы которых подключены к выходам соответствующих элементов И первой группы , выходы элементов ИЛИ группы каждого канала подключены к соответствующим входам шифратора, первый вход каждого элемента И второй группы подключен к выходу соответствующего элемента НЕ группы, входы которых подключены к соответствующим кодовым входам устройства, вторые входы всех элементов И второй группы объединены и подключены к выходу триггера , третьи входы всех элементов И второй группы всех каналов объединены и подключены к входу режима минимального среднего времени ожидани решени задлчи устройства. Сущность предлагаемого изобретени заключаетс в том, что, использу имеющиес узлы и ввод дополнительно группы элементов НЕ, ИЛИ и И с соответствующими св з ми, становитс возможным осуществл ть не только режим минимального времени реализации пакета задач (как в известном устройстве), но и режим наименьшего среднего времени ожидани задач в пакете. На фиг. 1 представлена структурна схема устройства дл распределени заданий процессорам; на фиг. 2 структурна схема шифратора. Устройство содержит п-каналов (п-- число решаемых задач в пакете) , каждый из которых содержит триггер 1 признака решени задачи (фиг. 1), элемент НЕ 2, первые 3 и вторые k группы элементов И j pynny элементов ИЛИ 5 и общие дл всех каналов шифратор 6, группу из п триггеров 7 группу элементов ИЛИ 8, группу элементов ИЛИ-НЕ 9f вход 10 устройства входы 11 и 12 режима работы устройства , группу установочных входов 13, 132 Зп группы кодовы входов l , , ..., «nm групп информационных выходов IS/j, IS 15п устройства. Шифратор о, вы полн ющий функцию определени позиционного номера максимального кода из некоторого массива чисел (фиг, 2 содержит по числу т разр дов в коде числа, соответствующего весу задачи , элементы ИЛИ-НЕ 16, поразр дные узлы переноса 17, группы элемен тов Ни ИЛИ 18, 18, ,,., I8mn, состо щие из элементов ИЛИ 19 и эле ментов И 20, входы 21 21 , .,,, 21(f)n подсоединенные к выходам соот ветствующих элементов ИЛИ 5 выходы 22, подсоединенные к пер вым входам соответствующих триггеров 1. Устройство работает следующим об разом. В исходном состо нии все триггеры 1 {фиг, 1) наход тс в нулевом состо нии, их нулевые выходы подсое динены к первым входам первых элементов И 3 и к первым входам вторых элементов И , На кодовые входы И устройства поступают т-разр дные коды, п чисел, а на установочные входы 13, по мере решени адач, поступают единичные сигналы - признаки решени задач, которые перебра сывают соответствующие триггеры 1 в единичное состо ние. Устройство может функционировать в двух режимах: в режиме наименьшего времени реализации пакета задач (как это предусмотрено в известном устройстве ) , в этом случае подаетс единичный сигнал на вход 11 устройства, и в режиме наименьшего среднего времени ожидани задачи в пакете, дл чего единичный сигнал подаетс на вход 12 устройства, В режиме наименьшего времени реализации пакета задач коды весов вершин поступают на входы Ш устройства , далее через открытые элемент ты И i, затем через элементы ИЛИ 5 на входы шифратора 6, на входы первого узла переноса. В режиме наименьшего среднего времени ожидани задачи в пакете коды весов задач г ,6 также поступают на входы I устройства , далее через элемент НЕ 2, открытые элементы И 3 затем через элементы ИЛИ 5 обратные коды весов задач поступают также на входы первого узла переноса 17 шифратора 6. Шифратор работает следующим образом , В первый момент анализируютс старшие разр ды кодов чисел. Если хот бы один из старших разр дов кодов равен 1, то на выходе элемента ИЛИ-НЕ 1б сформируетс О, при этом, если старший разр д i-ro числа (( 1,п) равен О, то все разр ды i-ro числа не проход т через элементы И 20 i-ой группы первого поразр дного узла 17f. Если старший разр д i-ro числа равен 1, то все разр ды i-ro числа проход т через элементы И 20 1-ой группы первого узла переноса . Если старшие разр ды всех кодов чисел равны О, то на выходе элемента ИЛИ-НЕ 1б-( сформируетс 1, котора дает разрешение на прохождение всех п кодов чисел через элементы И 20 первого узла переноса. Таким образом, на выходе элементов И 20 первого у па переноса 17 формируютс коды чисел, начина с второго по т-ый разр д. Вторым элементом ИЛИ-НЕ 1б2 поразр дного узла переноса 172 знализируютс вторые по старшинству, разр ды чисел таким же образом, как и старших разр дов, и т,д. Таким образом, код номера экстремального числа (максимального , если единичный сигнал подаетс на вход 11 устройства, или минимального, если единичный сигнал подаетс на вход 12 устройства), получаетс гТутем совпадени всех m сигналов запрета, сформированных в каждом поразр дном узле переноса 17. При единичных сигналах на одном или более выходах элементов И 20 последнего поразр дного узла переноса 17ш формируетс код 1 на триггерах 7, соответствующих экстремальным кодам чисел (в решаемом пакете задач могут быть задачи, требующие одинаковое врем дл решени ). При одновременном единичном осто нии нескольких триггеров 7 на выходе устройства по витс едиичный сигнал только в одной выходной i-ой шине, причем , где 1. л, т.е. предпочтение отдастс той задаче, пор дковый номер которой наибольший среди задач, требующих одинакового времени дл своего решени . Это достигаетс тем, что .высокий потенциал с выхода триггера 7, соответствующего решаемой задаче со старшин пор дковым номером, подаетс через элемент ИЛИ 8 на первые входы предыдущих элементов ИЛЙ-НЕ 9 вторые входы которых подключены к одноименным нулевым выходам триггеров 1. В результате позиционный код номера экстремального числа получартс на выходах устройства. При назначении очередной i-ой задачи пакета на решение подаетс единичный сигнал на соответствующий триггер Ij, в результате чего прекращаетс подача кода i-ro числа с выходов элементов И J или 4 дл последующего сравнени , а также на вход 10 устройства дл переброса .триггеров 7 в исходное (нулевое) сос то ние, и работа устройства по выбору очередной задачи из.пакета происходит далее аналогично. Таким образом, введение новых элементов и св зей позволит с оцественно расширить область применени устройства. Формула изобретени Устройство дл распределени за| )аний процессорам, Содержащее п каналов , каждый из которыхсостоит из триггера и первой группы из m элементов И, а также общие дл всех каналов шифратор, группу из п тригге ров, группу из П-2 элементов ИЛИ, группу из 11 -1 элементов ИЛИ-НЕ, причем выход триггера каждого канала подключен к первым входам всех элементов И первой группы, вторые входы элем.ентов И первой группы всех каналов объединены и подключены к входу режима минимального времени реализации пакета устройства, третьи входы всех элементов И первой группы каждо го канала подключены к соответствующим кодовым входам устройства, входы триггеров каждого канала подключены к установочным входам устройства, ус тановочные входы всех триггеров груп . 38 пы объединены и подключены к входу сброса устройства, информационные входы триггеров группы подключены к соответствующим выходам шифратора, пр мой выход к-го триггера группы (,...,п) подключен к первому входу к- го элемента ИЛИ группы (, ...,п-1), второй вход которого соединен с первым входом (к-1)-го элемента ИЛИ группы и первым входом (к-1)-го элемента ИЛИ-НЕ группы (,..., п-1), выход которого вл етс информационным выходом (к-1)-го разр да устройства (,...,п), выход п-го триггера первой группы подключен к выходу п-го разр да устройства, первому входу (п-1)-го элемента ИЛИ группы.и первому входу (n-l)-ro элемента ИЛИ-НЕ группы, выход первого триггера группы подключен к первому входу первого элемента ИЛИ-НЕ группы, Отли чающеес тем, что, с целью расширени функциональных возможностей за счет осуществ.лени режима наименьшего среднего времена ожидани решени задачи, в каждый канал введены группа из m элементов НЕ, группа из m элементов ИЛИ и втора группа из т. элементов И, причем выходы каждого элемента И второй группы подключены к первому входу соответствующего элемента ИЛИ группы, вторые входы которых подключены к выходам соответствующих элементов И первой группы, выходы элементов ИЛИ группы каждого канала подключены-;к соответствующим входам шифратора, первый вход каждого элемента И второй группы подключен к выходу соответствующего элемента НЕ группы, входы которых подключены к соответствующим кодовых входам устройства, вторые входы всех элементов И второй группы объединены и подключены к выходу триггера, третьи входы всех элементов И второй группы всех кана лов объединены и подключены к входу режима минимального среднего времени ожидани решени задачи устройства. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР ff SfSesS, кл. G 06 F 9/«6, 197. the zero output of each first flip-flop is connected to the first inputs of the corresponding first elements AND, the first inputs of the second flip-flops are connected to the outputs of the second elements AND of the last transfer unit, the first output of the second trigger is connected to the first input of the first element OR, the second output to the first input of the first element OR NOT, the second input of which and the second input of the first element OR are connected to the output of the first element OR, corresponding to the next highest number of the task in the package z. The disadvantage of this device lies in the impossibility of using it for the distribution of tasks by the process, by the litters in the multiprocessor or computing machines in the multi-machine computing system by the criterion of the minimum average waiting time by the tasks in the packet. The purpose of the invention is to expand the functionality of the device by implementing the mode of the least average waiting time for solving the problem. The goal is achieved by the fact that the device for assigning tasks to processors contains n channels, each of which consists of a trigger and the first group of m elements AND, as well as a coder for all channels, a group of n triggers, a group of n-2 elements OR, a group of n-1 elements OR NOT, the trigger output of each channel is connected to the first inputs of all elements AND the first group, the second inputs of elements AND the first group of all channels are combined and connected to the input of the minimum implementation time of the device package , the third inputs of all elements AND the first group of each channel are connected to the corresponding code inputs of the device, the trigger inputs of each channel are connected to the device setup inputs, the installation inputs of all group triggers are combined and connected to the device reset input, the information inputs of group triggers are connected to the corresponding outputs the encoder direct output of the k-th group trigger (, ..., p) is connected to the first input of the k-th element of the OR group (,., p-1), the second input of which is connected to the first input {k-1) - go ele34 menta or gr and the first input (k-1) of the OR-NOT group (,,,., p-1) element, the output of which is the information output of the (k-1) th device bit (,, .., n ), the output of the n-th trigger of the first group is connected to the output of the n-th bit of the device, to the first input of the (n-1) -th element of the OR group and the first input of the (n-1) -th element of the OR-NOT group, output of the first trigger group is connected to the first input of the first element OR — NOT group, each channel contains a group of m NOT elements, a group of m OR elements and a second group of m AND elements, with the outputs of each element AND the second group The plugs are connected to the first input of the corresponding element OR groups, the second inputs of which are connected to the outputs of the corresponding elements AND the first group, the outputs of the elements OR groups of each channel are connected to the corresponding inputs of the encoder, the first input of each element AND the second group is connected to the output of the corresponding element NOT groups, inputs which are connected to the corresponding code inputs of the device, the second inputs of all elements And the second group are combined and connected to the trigger output, the third inputs of all elements And TU swarm group of channels are combined and connected to the input mode minimum average waiting time decision zadlchi device. The essence of the proposed invention is that, using the available nodes and entering additional groups of elements NOT, OR, and AND with appropriate links, it becomes possible to carry out not only the minimal implementation time of the task package (as in the known device), but also the shortest average waiting time for tasks in a package. FIG. 1 shows a block diagram of an apparatus for distributing tasks to processors; in fig. 2 Structural scheme of the encoder. The device contains n-channels (n - the number of tasks in the package), each of which contains a trigger 1 sign of solving the problem (Fig. 1), the element NOT 2, the first 3 and second k groups of elements AND j pynny elements OR 5 and common for all channels encoder 6, a group of n triggers 7 a group of elements OR 8, a group of elements OR NOT HE 9f input 10 devices inputs 11 and 12 modes of operation of the device, a group of installation inputs 13, 132 Zn groups of code inputs l,, ..., “Nm groups of information outputs of the IS / j, IS 15p device. Encoder o, which performs the function of determining the positional number of the maximum code from a certain array of numbers (FIG. 2 contains the number corresponding to the task weight, OR-NOT 16 elements, bit transfer units 17, element groups N OR 18, 18, ,,., I8mn, consisting of elements OR 19 and elements AND 20, inputs 21 21,. ,,, 21 (f) n connected to the outputs of the corresponding elements OR 5 outputs 22 connected to the the respective inputs of the corresponding triggers 1. The device operates as follows: In the initial state, all the triggers 1 { i, 1) are in the zero state, their zero outputs are connected to the first inputs of the first elements AND 3 and the first inputs of the second elements AND, code inputs AND devices receive t-bit codes, n numbers, and the installation inputs 13, as far as the problem is solved, single signals arrive — signs of the solution of problems, which perebryvayut the corresponding triggers 1 in a single state. The device can operate in two modes: in the mode of the shortest implementation time of the task package (as provided in the known device), in this case a single signal is fed to the device input 11, and in the mode of the smallest average task waiting time in the package, for which a single signal is supplied To the device input 12, In the mode of shortest implementation of the task package, the codes of the vertex weights are sent to the device's inputs, then through the open element you AND i, then through the elements OR 5 to the inputs of the encoder 6, to the inputs of the first y evil transference. In the mode of the smallest average waiting time of a task in a package, task weight codes r, 6 also arrive at the inputs of the device I, then through the element NOT 2, open elements AND 3 then, through the elements OR 5, the reverse codes of task weights also arrive at the inputs of the first transfer node 17 of the encoder 6. The encoder works as follows. At the first moment, the upper bits of the number codes are analyzed. If at least one of the higher bits of the codes is 1, then the output of the OR-NOT 1b element will generate O, while if the most significant bit of the i-th number ((1, n) is O, then all the bits are i-ro the numbers do not pass through the elements AND 20 of the i-th group of the first bit unit 17f. If the highest bit of the i-th number is 1, then all bits of the i-th number pass through the elements AND 20 of the 1st group of the first transfer node . If the most significant bits of all codes of numbers are equal to O, then at the output of the element OR NOT 1b- (1 is formed, which gives permission for all n codes of passing through the elements 20 of the first Thus, at the output of the elements AND 20 of the first transfer code 17, codes of numbers are formed, starting from the second to the t-th digit. The second element OR-NOT 1b2 of the bitwise transfer node 172 is marked by the second highest order, the digits of such numbers in the same way as the high-order bits, and t, e. Thus, the code of the number of the extremal number (maximum if a single signal is fed to input 11 of the device, or minimum if a single signal is fed to input 12 of the device), it turns out m prohibition signals, formed x in each bit of the transfer node 17. With single signals at one or more outputs of elements AND 20 of the last bit node of the transfer 17sh, code 1 is generated on the flip-flops 7 corresponding to the extreme codes of numbers (in the solved task package there may be tasks requiring the same time for decisions). If several triggers 7 are simultaneously unit-terminated, the output signal of the device is a single signal in only one output i-th bus, and, where 1. L, i.e. preference will be given to the task, the sequence number of which is the greatest among the tasks that require the same time to solve. This is achieved by the fact that a high potential from the output of trigger 7, corresponding to the problem being solved with senior numbers, is fed through the element OR 8 to the first inputs of the previous elements ILY-HE 9 whose second inputs are connected to the same zero outputs of the trigger 1. As a result, the positional The code of the number of extremal number is received at the outputs of the device. When assigning the next i-th task of the package, a single signal is sent to the corresponding trigger Ij, as a result of which the i-th number code from the outputs of the elements AND J or 4 for the subsequent comparison, as well as to the input 10 of the device for flip, triggers 7 to the initial (zero) state, and the operation of the device according to the choice of the next task from the packet occurs further similarly. Thus, the introduction of new elements and connections will significantly expand the field of application of the device. Claims Device for distribution for | ) processors, containing n channels, each of which consists of a trigger and the first group of m elements AND, as well as a common for all channels encoder, a group of n triggers, a group of P-2 elements OR, a group of 11 -1 elements OR -NO, the trigger output of each channel is connected to the first inputs of all elements AND of the first group, the second inputs of elements and the first group of all channels are combined and connected to the input of the minimum implementation mode of the device package, the third inputs of all elements AND of the first group of each channel are connected to the corresponding code inputs of the device, the inputs of the flip-flops of each channel are connected to the installation inputs of the device, the setting inputs of all the group triggers. 38 py are combined and connected to the device reset input, information inputs of group triggers are connected to the corresponding outputs of the encoder, direct output of the k-th group trigger (, ..., n) is connected to the first input of the OR element of the group (, .. ., p-1), the second input of which is connected to the first input of (k-1) -th element of the OR group and the first input of (k-1) -th element of the OR-NOT group (, ..., p-1), the output of which is the information output of the (k-1) -th bit of the device (, ..., p), the output of the n-th trigger of the first group is connected to the output of the n-th bit of the device, the first input (n-1 ) -th element OR group. and the first input (nl) -ro element OR-NOT group, the output of the first trigger of the group is connected to the first input of the first element OR-NOT group, characterized in that, in order to expand the functionality .geny of the mode of the smallest average waiting time for solving the problem, in each channel a group of m elements is NOT, a group of m elements OR and a second group of so-called AND elements, with the outputs of each element AND the second group connected to the first input of the corresponding element OR group, second entrance which are connected to the outputs of the corresponding elements AND of the first group, the outputs of the elements OR groups of each channel are connected-; to the corresponding inputs of the encoder, the first input of each element AND the second group is connected to the output of the corresponding element NOT the groups whose inputs are connected to the corresponding code inputs of the device, the second inputs all elements of the second group are combined and connected to the trigger output, the third inputs of all elements and the second group of all channels are combined and connected to the input of the minimal media mode its waiting time problem solving apparatus. Sources of information taken into account in the examination 1. USSR author's certificate ff SfSesS, cl. G 06 F 9/6, 197.
2.Автооское свидетельство СССР по за вке № 290 Зб/2 . , кл. G 06 F , 1979.2. Auto-USSR certificate of the USSR according to application no. 290 Zb / 2. , cl. G 06 F, 1979.
% /w f r /4 /4% / w f r / 4/4
//
rr
Фг/г.Fg / g
/./ // ///J //./ // /// J /