Claims (3)
30 задаче вл етс устройство дл вычислени параметров управлени вентильным преобразователем, содержаще блок пам ти, к выходу которого подключен один коммутируемый вывод клю ча передачи, блок задержки, частотно-импульсный модул тор, три йнтегратора с ключом сброса каждый, причем выход первого интегратора подкл чен к входу второго интегратора, вы ход которого подключен к второму ко мутируемому выводу ключа передачи, управл ющий вход ключа сброса второ го интегратора подклк-чен к выходу устройства задержки, а вход блока з держки и управл ющий вход ключа пер дачи объединены и подключены к выхо ду частотно-импульсного модул тора, вход которого подключен к выходу третьего интегратора, а управл гацие входы ключей сброса первого и треть его интеграторов объединены дл подачи импульсов управлени преобразо вател f3 J. К недостаткам данного устройства следует отнести неточность вычислени , обусловленную допущением, что за период следовани коммутирук цих импульсов входной сигнал устройства не измен етс . Если период вычислени достаточно мал, что может быть, например, в многофазных вентильных преобразовател х при соответствующем требовании точности вычислени , то также начинает сказыватьс врем , необходимое дл разр да конденсаторов интеграторов. Цель изобретени - повышение точности вычислени . Поставленна цель достигаетс тем, что в устройство, содержащее три интегратора с ключом сброса каждый , узел задержки, выход которого подключен к управл ющему входу ключа сброса первого интегра1ора, блок пам ти, ключ передачи информации, включенный между выходом первого интегратора и входом блока пам ти, а управл ющие входы ключей сброса второго и третьего интеграторов объединены дл подачи импульсов управлени преобразователем, введены четвертый интегратор с ключом сброса, второй и третий ключи передачи информации, второй и третий блоки пам ти, нульорган , триггер с раздельным управлением , формирователь коммутирующих импульсов, причем выход второго интегратора через второй ключ передачи информации и второй блок пам ти последовательно подсоединен к входу пер вого интегратора, выход третьего интегратора через третий ключ передачи информации и третий блок пам ти последовательно подсоединен к входу чет вертого интегратора с ключом сброса управл ющий вход которого подсоединен к выходу узла задержки, выход четвертого интегратора подсоединен к одному из входов нуль-органа, чей выход соединен с первым входом триггера , а второй вход триггера объединен с управл ющими входами второго и третьего ключей передачи информации и подсоединен к выходу формировател коммутирующих импульсов, выход триггера соединен с входом узла задержки. На фиг.1 показана функциональна схема устройства; на фиг.2 - эпюры напр жений, по сн ющие его работу. Устройство содержит четыре интегратора 1-4 с ключами 5-8 сброса соответственно , три ключа 9-11, три блока 12-14 пам ти, нуль-орган 15,триггер -16 с раздельным управлением,узел 17задержки, формирователь 18 коммутирукщих импульсов, причем выход интегратора 1 через ключ 9 и блок 12 пам ти последовательно подсоединен к входу интегратора 2, чей выход через ключ 10 подсоединен к входу блока 13 пам ти, выход интегратора 3 через ключ 11 и блок 14 пам ти последовательно подключен к входу интегратора 4, выход которого подсоединен к входу нуль-органа 15, который подсоединен к,первому входу триггера 16, а второй вход триггера объединен с управл ющими входами ключей 9 и 11, и подсоединен к входу формировател 18коммутирующих импульсов, выход триггера подсоединен к входу узла 17 задержки, чей выход соединен с управл ющими входами ключей 8 и б сброса, интеграторов 4 и 2 соответственно, управл к цие входы ключей 7 и 5 сброса и интеграторов 3 и 1 объединены дл подачи импульсов управлени преобразователем . На вход интегратора 3 подаетс посто нное напр жение, на второй вход нуль-органа 15 также подаетс посто нное напр жение. Входом устройства вл етс вход интегратора 1, а выходом - выход блока 13 пам ти. Рассмотрим работу устройства по фиг.1, на примере вычислени среднего значени тока нагрузки преобразовани . На фиг.2 показано напр жение и, ропорциональное току нагрузки, которое поступает на интегратор 1, выход интегратора 1, следовательно,опедел етс выражением U(t)jU(t)dt (1) (фиг.2б), интегратор 3 формирует илообразное напр жение {фигл2в), наклон которого зависит от Uj, инеграторы 3 и 1 привод тс в нулевое состо ние с приходом импульсов правлени преобразовател (ИУ) оменты времени t .ti+i т.д. (фиг.2а-в), выход интегратора 3 на нтервале вентильности определ ет выражением .t (2) Выражени (1) и (2) справедливы дл начала отсчета времени, определ емого моментом прихода импульсов управлени . Выберем некоторый момент времени t на интервале вентйльности и, начина с не го, рассмотрим работу ус ройства. Эпюры напр жений на фиг,2г изображены в увеличенном масштаб времени по сравнению с эпюрами фиг.2а-в. Пусть в момент времени tj приходит коммутирующий импульс йш) (фиг.2д управл ющий ключами 9 и 11, которые передают соответственно, на блок Г4 пам ти выход интегратора 3, т.е. U (tj) или, с учетом (2) U7 fc(V ) а на блок 12 пам ти выходной сигнал интегратора 1, т.е. D(t:) или с уч том (1).. U,(t.,-) J Uj(t)dt, (4) которые показаны на фиг.2д и 2г. Од новременно коммутирующий импульс пр ходит на второй вход триггера 16 и переводит его в другое состо ние.Пр этом формируетс сигнал U (фиг.2к) и подаетс на узел 17 задержки. Узел 17 задержки формирует выходной сигнал (фиг.2,л), задержанный отно сительно переднего фронта U на ве личину ,, равную длительности коммути рующего импульса, который размыкает ключи б и 8 в цеп х обратных св зей интеграторов 2 и 4. Ключи, таким об разом, 6 и 8 размыкаютс в момент окончани коммутирующего импульса, т.е. в момент окончани записи сигналов и и Ujj -на блоки 12 и 14 пам ти , соответственно. Врем записи (фиг.2) не учитывает с . Интегратор 2 начинает интегрировать посто нный сигнал И,, определ емый выражением (4), а интегратор 4 - сигнал U-f, определ емый выражением (3). На выходе интеграторов 2 и 4 по вл ютс линейные напр жени t из U,L(t)dt; . (5) f.-i или с y4eToiJi (4) и (3) j Ud(t)dt-(t-tj ) ; (t-tj). которые показаны на фиг.2,е и ж. Как только выходной сигнал Ug интегратора UB станет равным U (момент времени t, фиг.2е-к), выходной сигнал Ug нуль-органа 15 замыкает ключ 5. и выходной сигнал интегратора Uj (tjf ) передаетс на блок пгил ти, одновременно сигнал Ug измен ет состо ние триггера 16, выходной сигнсШ которого поступает ,на вход узла 17 задержки, подключенного к цеп м управлени ключами 4 и 2 сброса. Узел 17 управлени формирует на выходе сигнал (фиг.2,л), задержанный на величину длительности коммутирующего импульса, это врем необходимо дл запоминани блоком 13 пам ти выходного сигнала U интегратора 2. Сигнал и, замыкает ключи 8 и 6 и держит их в замкнутом состо нии, нуль-орган 15 перебрасываетс и размыкает ключ 10, но состо ние триггера не измен етс . Таким образом, приравнива значение выражени (8) к значению О , определим t, которое равно t , и представл его в (7) вместо t, получим сигнал 114, зафиксированный блоком пам ти 1)4 . Итак .. Jhs.+ ,. u.uзЬ.)Н .Uj(t)dt Как следует из выражени (10) вы- . ходной сигнал и устройства пропорционален среднему значению сигнала U, т.е. среднему значению тока кор двигател на интервсше вентйльности (t - tj ), причем коэффициент пропорциональности равен и Q (-Iff) В момент времени t ключи 8 и 6, замыка сь, создают цепи разр да конденсаторов , которые имеют некоторое врем Т-, дл разр да, а именно к, как показано на фиг.2и-ж, в момент tj приходит следующий коммутирующий импульс и устройство продолжает работу аналогично описанному выше. Врем интегрировани интеграторов 2 и 4, отсчитываемое от момента прихода очередного коммутирующего импульса до момента сн ти информации, должно быть меньше периода следовани коммутирующих импульсов. Это обеспечиваетс соответствующим выбором сигналов Uj и . Период следовани коммутирующих импульсов выбираетс примерно на два пор дка меньше вентйльности прес5бразовател . Таким образом, в результате работы устройства формируетс сигнал, пропорциональный среднему значению тока на каждом интервале вентйльности . Устройство обладает предельным быстродействием, так как информаци о среднем значении на i-ом интервале вентйльности, завис ща от i-ro импульса управлени , присутствует на выходе вычислител и используетс при формировании следующего (H-l)-ro импульса управлени преобразовател . Предлагаемое устройство дл вычис лоии парамотров вентильного электро привода южет найти применение в ста ночном электроприводе, помогает решить злдачу по идентичности динамических свойств совместно работающих электро приводов в системе уп)равлени станкагли . Формула изобретени Устройство дл вы и:слени парамет ров управлени вентильным преобразователем , содержащее три интегратора с КЛК1ЧОМ сброса каждый, узел задержки , выход которого подключен к управ л ющему входу ключа сброса первого интегратора, блок пам ти, ключ передачи информации, включенный между выхо дом первого интегратора и входом блока са второго и третьего интеграторов объединены дл подачи импульсов управлени преобразователем, отличающеес тем, что, с целью повышени точности вычислени , дополнительно введены четвертый интегратор с ключом сброса, второй и третий ключи передачи информации, второй и третий блоки паь1 ти, нуль-ор-ган , триггер с раздельным управланием , фор1иирователь коммутирующих импульсов , причем выход второго интегратора через второй ключ передачи информации и второй блок пам ти последовательно подсоединен к входу пбрвого интегратора, выход третьего интегратора через третий ключ передачи .информации и третий блок пам ти последовательно . подсоединен к ВХОДУ четвертого интегратора с ключом сброса, управл ющий вход которого подсоединен к выходу узла задержки, выход четвертого интегратора подсоединен к одному из входов нуль-органа, чей выход соединен с первым входом триЬгера, а второй вход триггера объединен с управл ющими входами второго и третьего ключей, передачи информации и подсоединен к выходу формировател коммутирующих импульсов, выход триггера соединен с входом узла задержки. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 619998, кл. Н 02 М 1/08, 1978. 30 task is a device for calculating control parameters of a valve converter, containing a memory unit, to the output of which one switched terminal of the transmission key, a delay unit, a pulse-frequency modulator, three integrators with a reset key are connected, and the output of the first integrator is connected to the input of the second integrator, the output of which is connected to the second switchable output of the transmission key, the control input of the reset key of the second integrator is connected to the output of the delay device, and the input of the lock and control unit The input key of the transmit switch is combined and connected to the output of a frequency-pulse modulator whose input is connected to the output of the third integrator, and the control inputs of the reset keys of the first and third of its integrators are combined to provide control pulses of the inverter f3 J. To the disadvantages of this the device should include the inaccuracy of the calculation due to the assumption that the input signal of the device does not change during the period of the switching pulses. If the calculation period is sufficiently short, which can be, for example, in multiphase valve converters with an appropriate calculation accuracy requirement, then the time required for the discharge of the integrator capacitors also begins to affect. The purpose of the invention is to increase the calculation accuracy. The goal is achieved by the fact that, in a device containing three integrators with a reset key each, a delay node whose output is connected to the control input of the reset key of the first integrator, a memory unit, an information transfer key connected between the output of the first integrator and the memory unit input. , and the control inputs of the reset keys of the second and third integrators are combined to supply the converter control pulses, a fourth integrator with a reset key is entered, the second and third information transfer keys, the second and third memory locks, nullorgan, trigger with separate control, switching pulse generator, the output of the second integrator via the second information transfer key and the second memory block are sequentially connected to the input of the first integrator, the output of the third integrator via the third information transfer key and the third memory block serially connected to the input of the fourth integrator with a reset key whose control input is connected to the output of the delay node; the output of the fourth integrator is connected to one of the inputs An organ whose output is connected to the first trigger input, and the second trigger input is combined with the control inputs of the second and third information transfer keys and connected to the output of the switching pulse generator, the trigger output is connected to the input of the delay node. Figure 1 shows the functional diagram of the device; Fig. 2 illustrates stress plots showing its operation. The device contains four integrators 1-4 with reset keys 5-8, respectively, three keys 9-11, three memory blocks 12-14, null organ 15, trigger -16 with separate control, delay unit 17, shaper 18 switching pulses, and the output of the integrator 1 through the key 9 and the memory unit 12 are serially connected to the input of the integrator 2, whose output through the key 10 is connected to the input of the memory unit 13, the output of the integrator 3 through the key 11 and the memory unit 14 are connected in series to the input of the integrator 4, the output which is connected to the input of the zero-body 15, which under Connected to, the first input of the trigger 16, and the second input of the trigger is combined with the control inputs of keys 9 and 11, and connected to the input of the switching driver 18, the output of the trigger is connected to the input of the delay unit 17, whose output is connected to the control inputs of keys 8 and b reset, integrators 4 and 2, respectively, controlling the inputs of reset keys 7 and 5, and integrators 3 and 1 are combined to supply the transducer control pulses. A constant voltage is applied to the input of the integrator 3, a constant voltage is also applied to the second input of the null organ 15. The input of the device is the input of the integrator 1, and the output is the output of the memory block 13. Consider the operation of the device of Fig. 1, by the example of calculating the average value of the conversion load current. Figure 2 shows the voltage and, proportional to the load current that goes to integrator 1, the output of integrator 1, therefore, is determined by the expression U (t) jU (t) dt (1) (fig.2b), the integrator 3 forms silt-like the voltage (figl2c), the slope of which depends on Uj, the integrators 3 and 1 are brought to the zero state with the arrival of the control pulses of the converter (IC) of the time t .ti + i etc. (Fig. 2a-c), the output of the integrator 3 on the ventilation interval is determined by the expression .t (2) Expressions (1) and (2) are valid for the beginning of the countdown of the time determined by the moment of arrival of control pulses. Choose a moment of time t on the interval of ventilation and, starting from nothing, consider the operation of the device. The voltage plots in FIG. 2d are shown on an enlarged time scale compared with the diagrams of FIGS. 2a-c. Let a switching pulse (ij) arrive at time tj (Fig. 2d controlling the keys 9 and 11, which respectively transmit to the memory block G4 the output of the integrator 3, i.e. U (tj) or, taking into account (2) U7 fc (V) and to the memory block 12, the output signal of the integrator 1, i.e. D (t :) or in view of (1) .. U, (t., -) J Uj (t) dt, (4 2d and 2d. At the same time, the switching pulse passes to the second input of the trigger 16 and transfers it to another state. At the same time, the signal U is generated (Fig. 2k) and fed to the delay node 17. The delay section 17 forms the output signal (figure 2, l), delayed about but the leading edge of U is equal to the duration of the switching pulse, which opens keys b and 8 in the feedback circuits of integrators 2 and 4. The keys, therefore, 6 and 8 open at the moment of the end of the switching pulse, t i.e. at the time of the end of the recording of signals and Ujj on the memory blocks 12 and 14, respectively. The recording time (Fig. 2) does not take into account C. The integrator 2 begins to integrate the constant signal AND, defined by expression (4) and integrator 4 is the Uf signal defined by expression (3). At the output of integrators 2 and 4, linear voltages t from U appear, L (t) dt; . (5) f.-i or with y4eToiJi (4) and (3) j Ud (t) dt- (t-tj); (t-tj). which are shown in figure 2, e and g. As soon as the output signal Ug of the integrator UB becomes equal to U (time instant t, fig.2e-k), the output signal Ug of the null organ 15 closes the key 5. and the output signal of the integrator Uj (tjf) is transmitted to the control unit simultaneously the signal Ug changes the state of the flip-flop 16, the output signal of which is supplied, to the input of the delay node 17 connected to the control circuits of the reset keys 4 and 2. The control unit 17 generates a signal at the output (Fig. 2, l), delayed by the duration of the switching pulse, this time is necessary for the memory 13 of the memory of the output signal U of the integrator 2. The signal and closes the keys 8 and 6 and keeps them closed state, the null authority 15 is thrown and opens the key 10, but the state of the trigger does not change. Thus, equating the value of expression (8) to the value O, we determine t, which is equal to t, and represented it in (7) instead of t, we obtain a signal 114, fixed by memory block 1) 4. So .. Jhs. +,. u.uzb.) H .Uj (t) dt As follows from expression (10), you-. the input signal and the device are proportional to the average value of the signal U, i.e. the average value of the current of the engine core in the interval of ventilation (t - tj), and the proportionality coefficient is equal to Q (-Iff) At time t, the keys 8 and 6 close, create a discharge circuit of capacitors, which have some time T-, for discharge, namely, as shown in Fig.2i-g, at the time tj comes the next switching pulse and the device continues to work as described above. The integration time of the integrators 2 and 4, counted from the moment of arrival of the next switching pulse to the moment of information removal, should be less than the period of the following switching pulses. This is ensured by appropriate selection of the signals Uj and. The period of the commutation pulses is chosen approximately two orders of magnitude less than the compressor's productivity. Thus, as a result of the operation of the device, a signal is formed that is proportional to the average value of the current at each ventilation interval. The device has maximum speed, as the average value information on the i-th ventilation interval, depending on the i-ro control pulse, is present at the output of the calculator and is used when generating the next (H-l) -ro control pulse of the converter. The proposed device for calculating parameters of a valve electric drive will find its use in a steel electric drive; it helps to solve problems in terms of the identity of the dynamic properties of jointly operating electric drives in the control system of the machine. The invention The device for you and: merging control parameters of a valve converter, containing three integrators with a reset CLK1CHAM each, a delay node whose output is connected to the control input of the reset key of the first integrator, a memory block, an information transfer key connected between the output The first integrator and the input unit of the second and third integrators are combined to supply the converter control pulses, characterized in that, in order to improve the calculation accuracy, a fourth integrator with a reset key, second and third information transfer keys, second and third unit blocks, null-organ, trigger with separate control, switch impulse generator, the output of the second integrator through the second information transfer key and the second memory block are connected in series to the input of the local integrator, the output of the third integrator via the third transfer key. information and the third memory block in series. connected to the INPUT of the fourth integrator with a reset key, the control input of which is connected to the output of the delay node, the output of the fourth integrator is connected to one of the inputs of the zero-organ whose output is connected to the first trigger input, and the second trigger input is combined with the control inputs of the second and The third key, the transmission of information and connected to the output of the driver switching pulses, the output of the trigger is connected to the input of the delay node. Sources of information taken into account during the examination 1. USSR author's certificate No. 619998, cl. H 02 M 1/08, 1978.
2.Авторское свидетельство СССР № 490235, кл. Н 02 М 1/08, 1976. 2. USSR author's certificate number 490235, cl. H 02 M 1/08, 1976.
3.АвторЪкое свидетельство СССР по за вке № 2771394/24-07, кл. Н 02 М 1/08, 1979.3.Avtorkoe certificate of the USSR on the application number 2771394 / 24-07, cl. H 02 M 1/08, 1979.
3- 73-7
.f.f
Фиг. 2FIG. 2