Claims (2)
Поставленна цель достигаетс тем, 25 что в аналого-цифровой преобразовав тель, содержащий (k-1) усилителей, цифро-аналоговый преобразователь, аналоговый коммутатор, многопороговый блок сравнени , блок управлени , 30 преобразователь последоватедьного кода/ счетчик и цифровой коммутатор введены реверсивный счетчик, цифровой элемент сравнени , блок анализа кода, регистр, блок свертки и .разве ки кода, причем выход цифро-аналого вого преобразовател соединен с вторым входом первого .усилител . первый вход которого соединен с пер вым входом аналогового коммутатора и подключен к входу аналого-цифрово го преобразовател , вход (i+l)-ro усилител соединен с выходом i-ro усилител , выходы (k-1) усилителей соединены с второго по k-ый входами (аналогового коммутатора, выход которого соединен с входом многопорогового блока сравнени , выход которого соединен с входом преобразовател последовательного кода, выход которого соединен с информационным входом цифрового коммутатора, выходы цифрового коммутатора соединены с информационными входами реверсивного счетчика и с информационными входами счетчика, выход которого соединен с первым информационным входом блока свертки и развертки кода и информационным входом блока анализа кода, выход блока свертки и развертки кода соединен с входом цифро-аналогового преобразовател , выход блока анализа кода соединен с информационным входом регистра, выход которого соединен с вторым ин формационным входом блока свертки и развертки кода, выход реверсивного счетчика соединен с входом цифрового элемента сравнени и вл етс выходом аналого-цифрового преобразо вател , выход цифрового элемента сравнени соединен с вторым управл ющим входом блока анализа кода, управл ющие входы аналогового коммута тора, многопорогового блока сравнени , цифрового коммутатора, счетчик блока свертки и развертки кода, регистра , реверсивного счетчика и пер вый управл ющий вход блока анализа кода соединены соответственно с пер вым, вторым, третьим, четвертым, п тым, шестым, седьмым и восьмым вхо дами блока управлени . На чертеже представлена схема ан лого-цифрового преобразовател . Устройство содержит вход 1, на который подаетс измер ема величин усилители 2-4, выходы которых соединены со входами аналогового коммутатора 5. Выход аналогового коммутатора 5 соединен со входом многопорогового блока б сравнени , который осуществл ет преобразование аналоговой величины в параллельный унитарный ко Выход блока б соединен со входом пре образовател 7 последовательного код осуществл ющего преобразование параллельного унитарного кода в последовательный . Выход преобразовател 7через цифровой коммутатор 8 соединен с информационными входами счетчика 9 и реверсивного счетчика 10. Выход счетчика 9 соединен с информационным входом блока 11 анализа кода, предназначенного дл определени номера стараего значащего разр да анализируемого кода, а также с первым информационным входом блока 12 свертки и развертки кода, выполн ющего операции свертки и развертки кода. Выход блока 11 соединен с информационным входом регистра 13, предназначенного дл хранени номера расстроенного или неисправного разр да. Выход регистра 13 соединен с вторым информационным входом блока 12, выход которого соединен с входом цифро-аналогового преобразовател 14. Выход цифро-аналогового преобразовател 14 соединен с вторым входом усилител 2. Выход реверсивного счетчика 10 соединен с входом цифрового элемента 15 сравнени и вл етс выходом 16 аналого-цифрового преобразовател . Выход цифрового элемента 15 сравнени , вырабатывающего сигнал превышени кодом заданной величины, соединен с вторым управл ющим входом блока 11. Алгоритмы преобразовани и метрологического контрол обеспечиваютс блоkoM 17 управлени . Аналого-цифровой преобразователь работает в двух режимах: режиме непосредственного преобразовани аналоговой величины в цифровую и в режиме метрологического контрол линей- ности выходной характеристики. В режиме непосредственного преобразовани входной аналоговой величины в код устройство работает следующим образом. В первом цикле входна преобразуема аналогова величина с входа 1 Подаетс на первый вход аналогового коммутатора 5, который под действием управл ющего сигнала, поступающего из блока 17 управлени , передает ее на вход многопорогового блока б сравнени . Блок б преобразует входную аналоговую величину в параллельный унитарный код, который преобразуетс в последовательный код преобразователем 7. Последовательный унитарный код через цифровой коммутатор 8поступает на первые входы счетчика 9и реверсивного счетчика 10. На втором цикле золотой р-код из счетчика 9 передаетс в блок 12 свертки и развертки, в котором под действием сигналов, поступающих из регистра 13 и блока 17 управлени , преобразуетс в кодовую комбинацию. Содержащую нули в неисправных или расстроенных разр дах. Номера этих разр дов определ ютс в процессе метрологического контрол . Код с выхода блока 12 подаетс на вход цифро-аналогового преобразовател 14. Аналогова величина, соответствующа этс лу коду с выхода цифро-аналогового преобразо вател 14 подаетс на второй вход усилител 2, на первый вход которого подаётс входна преобразуема величина . Разность этих величин Д1 усил ваетс усилит-елем 2 в М раз и подаетс на второй вход коммутатора 5. Под действием управл ющего сигнала блока 17 величина М-д передаетс на вход блока б. Параллельный унитарный код, соответствующий этой величине, преобразуетс преобразователем 7 в последовательный унитарный код, кото рый передаетс через цифровой коммутатор 8 на вторые входы счетчика 9 и реверсивного счетчика 10, тем самым содержимому счетчиков 9 и 10 добавл етс результат преобразований второго цикла. На третьем и четвертом циклах ана лого-цифровой преобразователь работает аналогичным образом, причем в работу включаетс усилитель 3 и усилитель 4 соответственно в третьем и четвертом циклах. Работа аналого-цифрового преобразовател в режиме метрологического контрол линейности выходной характеристики начинаетс с проверки соответстви своим метрологическим характеристикам (р-2)-го разр да аналогог-цифрового преобразовател . При этом предполагаетс , что (рн-1) младших разр дов настроены. На вход аналого-цифрового преобра зовател подаетс ступенчато-нарастаннца аналогова величина, i-а ступень которой используетс дл про верки i-ro разр да. Процесс контрол любого разр да состоит из двух этапов . На первом этап« производитс преобразование величины ступени в код описанным выше способом. На втором этапе также происходит кодирование величины данной ступени с той лишь разницей, что старший разрдц кода исключаетс путем выполнени операции развертки кода в блоке 12. Наг рример, кодова комбинаци 00100100 содержаща единицу в шестом (старием значащем) разр де, замен етс комбинацией 00011011. Реверсивный счетчик 10 при этом работает в режиме вычитани . По окончании преобразовани входной аналоговой величины в код в реверсивном счетчике 10 получа ют код погрешности контролируемого разр да, представл ющий собой разность двух различных кодовых предст влений одной и той же аналоговой величины. Если код погрешности превьвиает заданную величину, то цифровой элемент 15 сравнени формирует сигнал, который поступает на второй управл ю ций вход блока 11 анализа кода, последний определ ет номер старшего значащего разр да кода, поступающего из счетчика 9. Под действием сигнала, поступающего из блока 17 управлени , номер этого разр да, вл ющегос расстроенным или неисправным, заноситс в регистр 13. На этом процесс метрологического контрол данного разр да заканчиваетс . Формула изобретени Аналого-цифровой преобразователь, содержащий (К.-1) усилителей, цифроаналоговый преобразователь, аналоговый коммутатор, многоггороговый блок сравнени , блок управлени , преобразователь последовательного кода, счетчик и цифровой коммутатор, выходы которого соединены с инфовмационными входами счетчика, вход (-f-H-i-ro усилител соединен с выходом 1-го усилител , выходы (К-1) усилителей соединены с второго по К -ый входами аналогового коммутатора, выход которого соединен с входом многопорогового блока сравнени , выход которого соединен с входом преобразовател последовательного кода, выход которюго соединен с информационным входом цифрового коммутатора, управл ющие входы аналогового коммутатора, цифрового коммутатора, многопорогового блока сравнени и счетчика соединены соответственно с первым, вторым, третьим и четвертым выходами блока управлени , выход цифро-аналогового преобразовател соединен с вторым входом первого усилител , первый вход которого соединен с первым входом аналогового коммутатора и подключен к входной шине, отличающийс тем, что, с целью упрощени метрологического контрол и повышени надежности, в него введены реверсивный счетчик, цифровой элемент сравнени , блок анализа кода, регистр, блок свертки и развертки кода, выход которого соединен с входом цифроаналогового преобразовател , выход счетчика соединен с первым информационным входом блока свертки и развертки кода и информационным входом блока анализа кода, выход которого соединен с информационньлм входом регистра , выход регистра соединен с вторым информационным входом блока свертки и развертки кода, выкоды цифрового коммутатора соединены с информационными входами реверсивного счетчика, выход которого соединен с входом цифрового элемента сравнени и подключен к выходу аналогоцифрового преобразовател , выход цифрового элемента сравнени соединен с вторым управл ющим входом блока анализа кода, управл ющие входы блока свертки и развертки кода, регистра , реверсивного счетчика и первый управл ющий вход блока анализа кода соединены соответственно с п тым , шестым, седьмым и восьмым выходами блока управлени . Источники информации. прин тые во внимание при экспертизе 1.За вка Великобритании W 1318775, кл. G 4 Н, 1971, The goal is achieved by the fact that an analog-to-digital converter containing (k-1) amplifiers, a digital-to-analog converter, an analog switch, a multi-threshold comparison unit, a control unit, a 30 serial code / counter converter and a digital switch introduced a reversible counter, a digital comparison element, a code analysis block, a register, a convolution and a code scan block, and the output of the digital-to-analog converter is connected to the second input of the first amplifier. the first input of which is connected to the first input of the analog switch and connected to the input of the analog-digital converter, the input (i + l) -ro of the amplifier is connected to the output of the i-ro amplifier, the outputs (k-1) of the amplifiers are connected from the second to the k- inputs (analog switch, the output of which is connected to the input of a multi-threshold comparison unit, the output of which is connected to the input of a serial code converter, the output of which is connected to the information input of a digital switch, the outputs of the digital switch are connected to information inputs and a reversible counter and information inputs of the counter, the output of which is connected to the first information input of the convolution unit and code sweep and information input of the code analysis unit, the output of the convolution unit and code sweep unit is connected to the digital-analog converter input, the output of the code analysis unit is connected to the information input the register, the output of which is connected to the second information input of the convolution and sweep block of the code, the output of the reversible counter is connected to the input of the digital reference element and is the analog output go-digital converter, the output of the digital reference element is connected to the second control input of the code analysis unit, the control inputs of the analog switch, the multi-threshold comparison block, the digital switch, the convolution and sweep counter of the code, the register, the reversible counter and the first control The input of the code analysis unit is connected to the first, second, third, fourth, fifth, sixth, seventh, and eighth inputs of the control unit, respectively. The drawing shows a diagram of the analog-digital converter. The device contains an input 1, to which amplifiers 2-4 are supplied measured values, the outputs of which are connected to the inputs of the analog switch 5. The output of the analog switch 5 is connected to the input of a multithreshold comparison block, which converts the analog value to a parallel unitary output. connected to the input of the converter 7 of the serial code that implements the conversion of the parallel unitary code to the serial one. The output of the converter 7 through the digital switch 8 is connected to the information inputs of the counter 9 and the reversing counter 10. The output of the counter 9 is connected to the information input of the code analysis section 11, designed to determine the number of the most significant bit of the analyzed code, as well as the first information input of the convolution unit 12 and sweep code that performs convolution and sweep code. The output of block 11 is connected to the information input of register 13, which is intended to store the number of the frustrated or faulty discharge. The output of register 13 is connected to the second information input of block 12, the output of which is connected to the input of digital-analog converter 14. The output of digital-analog converter 14 is connected to the second input of amplifier 2. The output of reversing counter 10 is connected to the input of digital comparison element 15 and is output 16 analog-to-digital converter. The output of the digital comparison element 15, which generates a signal exceeding the code of a given value, is connected to the second control input of the block 11. The conversion and metrological control algorithms are provided by the control block 17. The analog-to-digital converter operates in two modes: the mode of direct conversion of the analog value to digital and in the mode of metrological control of the linearity of the output characteristic. In the mode of direct conversion of the input analog value to the code, the device operates as follows. In the first cycle, the input convertible analog value from input 1 is fed to the first input of analog switch 5, which, by the action of a control signal from control unit 17, transmits it to the input of a multi-threshold comparison block. The block b converts the input analog value into a parallel unitary code, which is converted into a serial code by the converter 7. The sequential unitary code through the digital switch 8 enters the first inputs of the counter 9 and the reversible counter 10. In the second cycle, the golden p-code from the counter 9 is transferred to the convolution unit 12 and a sweep, in which, under the action of signals from the register 13 and the control unit 17, is converted into a codeword. Containing zeros in faulty or upset bits. The numbers of these bits are determined during the metrological control process. The code from the output of the block 12 is fed to the input of the digital-analog converter 14. The analog value corresponding to the code from the output of the digital-analog converter 14 is fed to the second input of the amplifier 2, the first input of which is fed to the input convertible value. The difference of these values D1 is amplified by amplifier 2 by M times and fed to the second input of switch 5. Under the action of the control signal of block 17, the magnitude M d is transmitted to the input of block b. The parallel unitary code corresponding to this value is converted by converter 7 into a serial unitary code, which is transmitted through digital switch 8 to the second inputs of counter 9 and reversible counter 10, thereby adding the result of the second cycle conversions to counters 9 and 10. In the third and fourth cycles, the analog-to-digital converter operates in a similar way, with amplifier 3 and amplifier 4, respectively, in the third and fourth cycles. The operation of the analog-digital converter in the mode of metrological control of the linearity of the output characteristic begins with a check that its analogue-digital converter corresponds to its metrological characteristics of the (p-2) -th bit. It is assumed that the (ph-1) low-order bits are tuned. An analog value is supplied to the input of the analog-to-digital converter in a step-per-step mode, the i-th level of which is used for checking the i-th bit. The process of control of any discharge consists of two stages. At the first stage, the step value is converted into a code as described above. At the second stage, the coding of the value of this level also occurs, with the only difference that the high order of the code is eliminated by performing the code scanning operation in block 12. The load code, code combination 00100100 containing the unit in the sixth (most significant) bit, is replaced by the combination 00011011. The up / down counter 10 is operating in subtraction mode. Upon completion of the conversion of the input analog value to the code in the reversible counter 10, an error code of the controlled discharge is obtained, which is the difference of two different code representations of the same analog value. If the error code exceeds a predetermined value, then the digital comparison element 15 generates a signal that enters the second control input of the code analyzing unit 11, the latter determines the number of the most significant bit of the code arriving from the counter 9. Under the action of the signal coming from the unit 17, the number of this bit, which is upset or faulty, is entered in the register 13. This completes the process of metrological control of this bit. Analog-to-digital converter containing (K.-1) amplifiers, a digital-to-analog converter, an analog switch, a multi-threshold comparison unit, a control block, a serial code converter, a counter and a digital switch, whose outputs are connected to the inflow inputs of a counter, an input (-fHi The -ro amplifier is connected to the output of the 1st amplifier, the outputs (K-1) of the amplifiers are connected from the second to K-th inputs of the analog switch, the output of which is connected to the input of a multi-threshold comparison unit, the output The op is connected to the input of a serial code converter, the output of which is connected to the information input of a digital switch, the control inputs of an analog switch, a digital switch, a multi-threshold comparison unit and a counter are connected respectively to the first, second, third and fourth outputs of the control unit, the output of the digital-analog converter connected to the second input of the first amplifier, the first input of which is connected to the first input of the analog switch and connected to the input bus, characterized in that, in order to simplify metrological control and increase reliability, a reversible counter, a digital comparison element, a code analysis block, a register, a code convolution and sweep block, the output of which is connected to the input of a D / A converter, are entered into it, the counter output is connected to the first information input and code sweep and information input of the code analysis block, the output of which is connected to the information input of the register, the output of the register is connected to the second information input of the convolution and sweep block code The codes of the digital switch are connected to the information inputs of the reversible counter, the output of which is connected to the input of the digital comparison element and connected to the output of the analog-digital converter, the output of the digital comparison element is connected to the second control input of the code analysis block, the control inputs of the convolution and scanning block of the register , a reversible counter and the first control input of the code analysis unit are connected respectively to the fifth, sixth, seventh and eighth outputs of the control unit. Information sources. taken into account during the examination 1. For the UK W 1318775, cl. G 4 N, 1971,
2.Гитис Э.Н. Преобразователи информации дл электронных цифровых вычислительных устройств. М., Энерги , 1975 с. 319, рис. 7-116.2. Gitis E.N. Information converters for electronic digital computing devices. M., Energie, 1975 s. 319, fig. 7-116.