SU947860A1 - Устройство дл умножени по модулю - Google Patents

Description

Устройстве относитс  к вычислительной технике, а именнопредставл ет собой устройство дл  умножени  по модулю кватернионов, бикватернионов , целых рациональных и комплексных чисел.

Известно устройство дл  умножени , содержащее регистры множимого и множител , формирователи поправок множимого и множител , блоки модульного умножени , блоки делени  множимого и множител , формирователи преобразованного множимого и множител , регистр пам ти, сумматор и соответствующие св зи l .

Однако данное устройство работает только с целыми рациональными числами .

Наиболее близким к предлагаемому  вл етс  специализированное арифметическое устройство дл  операций с комплексными числами, содержащее регистры реальных и мнимых частей сомножителей, соединенные с формировател ми поразр дных произведе НИИ и комбинационно-накапливающие сумматоры реальной и мнимой частей произведени , а также блок управлени  переводом информации в дополнительный код, информационные выходы первого регистра реальной части множимого соединены с первыми входами первого 4 четвертого формирователей поразр дных произведений, информационные выходы первого регистра мнимой части множимого соединены с первыми входами второго и третьего формирователей поразр дных произведений, информационные выходы

10 второго регистра реальной части множител  соединены со вторыми входами первого и второго формирователей поразр дных произведений, информационные выходы второго регистра мнимой

15 части множител  соединены со вторыми входами третьего и четвертого формирователей поразр дных произведений, знаковые выходы всех регистров сомножителей соединены со входами бло20 ка управлени  переводом информации в дополнительный код, выход которого соединен с третьими входами всех формирователей поразр дных произведений , выходы соединенных попарно

25 первого - третьего и второго -четвертого формирователей поразр дных произведений подключены ко входам комбинационно-накапливающих сумматоров соответственно реальной и мнимой 30 частей произведени  t2.

Недостатком известного устройства  вл етс  отсутствие возможности выполн ть умнол ение кватернионов и бикватернионов.

Цель изобретени  - расширение функциональных возможностей устройства за счет выполнени  операции умножени  над целыми рациональными, а также- кватернионами и бикватернионами .

Поставленна  цель достигаетс  тем что устройство дл  умножени  по модулю , содержащее четыре входных регистра , четыре блока умножени , два сумм тора, выходы которых  вл ютс  соответственно первым и вторым выходами устройства, входы входных регистров  вл ютс  соответственно первым, вторым, третьим и четвертым входами устройства, выход первого входного регистра подключен к первым входам первого и четвертого блоков умножени , выход второго входного регистра подключен к первым входам второго и третьего блоков умножени , выходы первого, и третьего блоков умножени  подключены к первым входам соответственно первого 1 второго сумматоров содержит п тый, шостой, седьмой и восьмой входные р.;гистры, входы которых  вл ютс  соответственно п тым, шестым, седьмым и восьмым входами устройства, третий и четвертый сумматоры , выходы которых  вл ютс  соответственно третьим и четвертым выходами устройства, а первые, входы подключены к выходам соответственно п того и седьмого блоков умножени , вторые входы сумматоров подключены к выходам соответственно второго, четвертого, шестого и восьмого блоков умножени , первые входы п того и седьмого, шестого и .восьмого блоков умножени  попарно объединены и подключены к выходам соответственно третьего и четвертого входных регистров, вторые входы первого и восьмого, четвертого и шестого , третьего и п того, второго и седьмого блоков умножени  попарно объединены и подключены к выходам соответственно п того, шестого, седьмого и восьмого входных регистров .

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 то 4® нз фиг.З - схема блока управлени .

Схема (фиг.1)- содержит первый, второй, третий, четвертый, п тый, шестой, седьмой и восьмой блоки 1-8 умножени ; первый, второй, третий и четвертый сумматоры 9-12; первый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой входные регистры 13-20.

Такое выполнение устройства позвол ет осуществл ть параллельное умножение двух пар целых рациональных чисел, а также кватернионов или бикватернионов, заданных комплексными вычетами по ассоциированному основанию .

Устройство работает следующим образом.

Умножение двух пар целых рациональных чисел.

При этом сомножители первого произведени  занос тс  на входные регистры 13 и 17. В блоке 1 умножени  формируетс  произведение, которое поступает на первый вход первого сумматора 9 и фиксируетс  на нем. Сомножители второго произведени  занос тс  на входные регистры 15 и 19. В блоке 5 умножени  формируетс  произведение , которое поступает на первый вход третьего сумматора 11 и фиксируетс  на нем.

Умножение кватернионов и бикватернионов .

На входы 17-20 подаютс  коды соответственно реальных и мнимых частей Real, Jmc, Reo 01П}а вычетов ol, оС множимого А по модул м Р, , а на входы 21-24 подаютс  коды реальных и мнимых частей Ref, 3mf,, Ref, Dm р вычетов f, р множител  В по модул м Р и Р На выходах блоков 1-8 умножени  образуютс  соответственно произведени  (Кео(-НеЭ) , (-Jmo Лт , Omo/Rep, ., Re ., (-Лт ) i3inrf Re.

После сложени  полученных произведений на выходах сумматоров 9-12 получаютс  реальные и мнимые части Re-j, От gr, RegT Отдг вычетов iff произведени  сомножителей А и В согласно формулам

7--С Reel Re р - Пип ol :,1п ib )cj, + +(о vfl rit, Re «:-с Re oL DMI fb) „ i;

.ep -Dnio( 3vrif,)cy +

(.ReaL :JKnp U iot ftep)(j,

Claims (2)

1. где (x)q - вычет целого числа x по модулю q в кольце целых рациональных чисел; q - сумма квадратов коэффициентов при мнимых единицах i, j/ k кватерниона р (здесь р -ip). В случае же бикватернионов сумма квадратов коэффициентов лежит в некотором кольце комплексных чисел и имеет вид U+viw, где(/ может принимать значени  1,0 или -1, тогда q есть норма суммы квадратов коэффициентов в этом кольце, равна  (V. Рассмотрим, например, умножение кватерйиона A H-70i-10j-k на В -2+40i+9j+k. Пусть в качестве модул  вз ты кватернионы р l+j4-3k p l-j-3k. . Тогда кватернионы А и В имеют соответственно вычеты } -1-31, 3J }-, -3+31} Действительно, например 1+701-10j-k {l+j+3k) (-l- -4i-21j+4k) + (-l-3i) . Получим, например, вычеты произведени  АВ по основани м р и р, Здесь се -1-31,3, ,/ -3+31 q 1%1 + . На выходах блоков 1-8 умножени  получатс  соответственно произведени  Reo{.RBp(-|)l--|)-l; -ЭгУ1о1Эм(1 -(iXi)(V)iod«)/ DHici R.)с-)-9 -fi(vMod-i-f); p..-bt-i) -95i(vnoaH-0; HeoLamp-(,-i)(o)-o; -Эгио(.:зи1 0-o-o; Mot D wi p, - г 3 - 9 - 2-C.m od и); 3yn i | e|b-o-C-)-0. После сложени  получим соответственно Rear- l+(-2)-l Зтз -2 + 2 3mf -2+0 -2, т.е. произведение АВ (1 + 701-10j-k) (-2+401+9j+k) -2711-1011-8Ij+103 имеет вычеты -1-21, 2-21, по основани м Pf l + j + 3k и р 1-1-3k, Цель изобретени  может быть так достигнута за счет несколько иного схемного решени  теми же средствам Можно попарно объединить блоки 1-8 умножени . При зтом получитс  четы блока умножени  с более сложной вн ренней структурой. Дл  организации их использовани  вводитс  блок упр лени , который с помощью управл ющ сигналов производит в блоках умножени  такую коммутацию информацион ных входов, котора  обеспечивает и использование дл  операций над раз личными числовыми конструкци ми. Од новременно сумматоры 9-12 из комби национных превращаютс  в накаплива ющие. Это приводит к уменьшению аппаратных затрат за счет замедлен темпа работы устройства. Оно из од тактного становитс  двухтактным. Блок-схема устройства, представленна  на фиг.2, содержитпервый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой входные регистры 1-8; первый, второй, третий и четвертый блоки 9-12 умножени ; первый, второй, третий и четвертый сумматоры 13-16; блок 17 управлени , управл ющие входы устройства 18-21. Схема блока управлени  (фиг.З) содержит первый, второй, третий, четвертый, п тый, шестой, седьмой, восьмой, дев тый, дес тый, одиннадцатый , двенадцатый, тринадцатый, четырнадцатый, п тнадцатый, шестнадцатый элементы И 22-37; первый, второй, третий, четвертый, п тый, шестой, седьмой,- элементы ИЛИ 38-44, генератор 45 импульсов. Такое выполнение устройства позвол ет осуществл ть параллельное умножение четырех пар целых рациональных чисел, либо двух пар комплексных чисел, представленных в соответствии с теоремой Гаусса об изоморфизме вещественными вычетами по паре сопр женных оснований, либо умножать две пары комплексных чисел , представленных остатками по вещественному основанию, либо умножать кватернионы либо бикватернионы, заданные комплексными вычетами по ассоциированному основанию. Устройство работает следующим образом. Умножение четырех пар целых рациональных чисел. При этом сомножители первого произведени  занос тс  на входные регистры 1 и 2, сомножители второго произведени  на входные регистры 3 и 4, сомножители третьего произведени  на входные регистры 5 и 6, сомножители четвертого произведени  - на входные регистры 7 и 8. По первому управл ющему входу 18 на блок 17 управлени  задаетс  первый режим, при котором на1, 4, 8и11 выходах блока управлени  по вл ютс  сигналы, поступающие на первые управл ющие входы соответствующих блоков 9-12 умножени . В результате на их выходах по вл ютс  произведени , поступающие на сумматоры 13-16, с выходов которых результаты парных произведе НИИ могут быть направлены на дальнейшую обработку. Умножение кватернионов или бикватернионов Л и В, представленных своими комплекснозначными вычетами ot, , правым идеалам 1,1, порожденным парой ассоциированных оснований р, р. Дл  каждой пары оснований р и р справедлива формула преобразовани  вычетов множимого ( , oi И мнржител  /, в. вычеты , flT произведен и   АВ Т - (лед Re -3wa э«1 р )cj. t -«(у1о111ер 1-ИЫЭ Р)с), ) « РН + lReoL 3 np t: w Ref)«Vi, где {x)q - вычет целого числа х по модулю q в кольце целых рациональных чисел; q - сумма квадратов коэффициентов при мнимых едини цах i, j, k кватерниона , р (здесь ) . В случае зке бикватернионов сумма кйадратов коэффициентов лежит в некотором кольце комплексных чисел и имеет вид U+vo/c ,0,1, тогда q есть норма суммы квадратов коэффициентов -в этом кольце, равна  На входных регистрах 1-4 хран тс  вычеты Reot, Dm, Reo Jmci множимых, на входных регистрах 5-8 вычеты Rep, Зт(ь, Rep От|Ь множител  По второму управл ющему входу 19 на блок 17 управлени  задаетс  второй режим, при котором в момент t на 1,4,8 и 11 выхода блока управ лени  по вл ютс  сигналы, поступающие на первые управл ющие входы соо ветствующих блоков 9-12 умножени . На выходах блоков умножени  образуютс  модульные произведени  (Re3(.Re| pmol-Ref - q, ()q, (, которые поступают на входы соответ ствующих сумматоров 13-16. В момен времени t на втором, п том, дев то и двенадцатом выходах блока управле ни  по вл ютс  сигналы, поступающи на вторые управл ющие входы соотве ствующих блоков 9-12 умножени . На их выходах получаютс  модульные произведени  (-OmciDmjl)q, (ReofOmpJq ()q, pmcJt Re)%)q, после сложени  которых с первыми произведени ми на сумматорах 13-16 получают с , в соответствии с формулами (1) реальные и мнимые части вычетов произведени  кватернионов или бикватернионов по паре ассоциированн оснований. Умножение двух пар комплексных А, В и А, В, представленны вычетами оС, (ь vidi, вещественн му аснованию q. По третьему управл ющему входу на блок 17 управлени  задаетс  тре тий режим, при котором в момент t на первом, п том, дев том и одиннадцатом выходах блока управлени  по вл ютс  сигналы, поступающие на соответствующие управл ющие входы соответствующих блоков 9-12 умноже ни , на выходах которых получаютс  произведени  {Reo(Rep)q, ()q, (, (, поступающие, на входы сумматоров 13-16. В момент времени t на третьем, шестом, дес том и тринадцатом выходах блока управлени  по вл ютс  сигналы , поступающие на соответствующие управл ющие входы соответствующих блоков 9-12 умножени . Произведени  pitWJm/i)q, ()q, (-Jmo/Jmp)q, ()q поступают с выходов блоков 9-12 умножени  на входы сумматоров 13-16, после сложени  на которых получаютс  реальные и мнимые части вычетов произведений АВ и А В по вещественному модулю q, в соответствии с известной формулой умножени  комплексных чисел ( аН-Ы) (c+di) (ac-bd) + (ad+bc)i, (2) Умножение двух пар комплексных чисел, представленных вещественными вычетами по паре сопр женных комплексных оснований р, р с нормой q, удовлетвор ющих услови м теоремы Гаусса об изоморфизме или умножение четырех пар вещественных чисел. В этом случае комплексные числа А, Aj./ В , Bg представлены вещественными вычетами х (регистр 1), х. (регистр 2), Хд (регистр 3), х (регистр 4), у (регистр 5), (регистр 6), у (регистр 7) ,у, (регистр 8), либо указанные вычеты представл ют четыре пары вещественных чисел. Произведение А В имеет вычеты ()Ч () по основани м р и р, а произведение (.j)q, (x,y)q по тем же основани м. Эти же вычеты имеют произведени  вещественных чисел х у, у, Xgy, , . По четвертому Sпpaвл ющeмy вхЪду 21 на блок 17 управлени  задаетс  четвертый режим, при котором на первом , седьмом, дев том и четырнадцатом выходах блока управлени  по вл ютс  сигналы, поступающие на соответствующие управл ющие входы соответствующих блоков 9-12 умножени , на выходах которых получаютс  требуемые вычеты произведений ()q, (x,)q, (X3y3)q, (X4.y4)q. Блок управлени  работает следующим образом. При подаче сигнала на первый вход (блока, сигнал проходит через элементы ИЛИ 38, 39, 40 и 42 на вторые входы элементов И 22, 25, 30и34и на вход генератора 45 импульсов, на первом и втором выходах которого в моменты tp и tj по вл ютс  по одному импульсу, в результате на первом, четвертом, восьмом и одиннадцатом выходах олока по вл ютс  сигналы. При подаче сигналов на второй, третий и четвертьгй входы блока управлеНИИ также каждый раз включаетс  генератор 45 импульсов, выдающий на своих первом и втором выходах в моменты t и tf по одному импульсу, ко торые, преход  через соответствующие элементы К 22-37, по вл ютс  на соответствукнцих выходах блока управлени . Таким образом, введение в состав устройства четырех входных регистров , друх сумматоров, четырех блоков умножени  и cooтвeтcтвsrющиx св зей позвол ет расширить возможности устройства. Формула изобретени  Устройство дл  умножени  по модулю , содержащее четыре входных регист ра, четыре блока умножени , два сумматора , выходы которых  вл ютс  соответственно первым и вторым выходам устройства, входы входных регистров  вл ютс  соответственно первым, вторым , третьим и четвертым входами устройства, выход первого входного регистра подключен к первым входам первого и четвертого блоков умножени , выход второго входного регистра подключен к первым входгш второго и третьего блоков умножени , выходы первого и третьего блоков умножени  подключены к первым входам соответст венно первого и второго сумматоров, отличающеес  тем, что, с целью расширени  функционгшьных возможностей за-.счет выполнени  операции умножени  над целыми рациональными числами, а также кватернионами и бикватернионами, оно содержит п тый, шестой, седьмой и восьмой входные регистры, входы KOTOJMJX  вл ютс  соответственно п тым, шестым, седьмым и восьмым входами устройства, третий и четвертый сумматоры, выходы которых  вл ютс  соответственно третьим и че ертым выходами устройства, а первые входы подключены к выходам соответственно п того и седьмого блоков умножени  , вторые входы сумматоров подключены к выходам соответственно второго, четвертого, шестого и восьмого блоков умножени , первые входы п того и седьмого, шестого и восьмого блоков умножени .попарно объединены и подключены к выходам соответственно третьего и четвертого входных регистров, вторые входы первого и восьмого, четвертого и шестого, третьего и п того, второго и седьмого блоков умножени  попарно объединены и подключены к выходамсоответственно п того, шестого, седьмого и восьмого входных регистров . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 579617, кл. G 06 F 7/52, 1977.
2. 2.Авто|к:кое свидетельство СССР 399859, кл. G 06 F 7/38, 1974 (прототип )..

   Фиг. 1

   0- 2fo-

   гоо

   190-9 180

   Фиг. г