SU947858A1 - Stochastic dividing device - Google Patents
Stochastic dividing device Download PDFInfo
- Publication number
- SU947858A1 SU947858A1 SU803000353A SU3000353A SU947858A1 SU 947858 A1 SU947858 A1 SU 947858A1 SU 803000353 A SU803000353 A SU 803000353A SU 3000353 A SU3000353 A SU 3000353A SU 947858 A1 SU947858 A1 SU 947858A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- stochastic
- outputs
- inputs
- dividing device
- group
- Prior art date
Links
Landscapes
- Processing Of Solid Wastes (AREA)
- Investigating And Analyzing Materials By Characteristic Methods (AREA)
Description
(54) СТОХАСТИЧЕСКОЕ ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО(54) STOCHASTIC MANUFACTURING DEVICE
Изобретение относитс к вычислительной технике и предназначаетс дл выполнени операции делени чид сел. в стохастических вьтчисливThe invention relates to computing and is intended to perform the operation of dividing chid villages. in stochastic numbers
тельных машинах ().body machines ().
Известны стохастические делительные устройства, содержащие преобразователи код-веро тность, счетчики , логические элементы И, ИЛИ, НЕ, сумматоры, элементыузадержки Ll3, 2 и З.Stochastic separating devices are known that contain code-probability converters, counters, logical elements AND, OR, NOT, adders, and elements of delay Ll3, 2, and 3.
Недостатком данных устройств вл етс низка точность вычислений, что вызвано применением метода одноразр дного веро тностного кодировани чисел А и В.The disadvantage of these devices is the low accuracy of the calculations, which is caused by the use of the method of single-bit probabilistic coding of the numbers A and B.
Наиболее близким к предлагаемому вл етс стохастическое делительное ус тройство, содержащее блок задержк , сумматор, преобразователь код-веро тность, блок умножени , блок инвертировани , входы которого соединены с разр дными шинами кода делител , а выходы - с первой группой входов блока умножени , перва группа выходов которого подключена к второй группе входов сумматора, перва группа входов которого соединена с разр дными шинами кода делимого , а выходы - с выходами устройства t4.Closest to the present invention is a stochastic separating device containing a delay unit, an adder, a code-probability converter, a multiplication unit, an inverting unit, the inputs of which are connected to the bit buses of the divider code, and the outputs are the first the output group of which is connected to the second group of inputs of the adder, the first group of inputs of which is connected to the bit buses of the dividend code, and the outputs to the outputs of the device t4.
Недостатком известного устройства вл етс также низка точность выполнени операции делени .A disadvantage of the known device is also the low accuracy of the division operation.
Цель изобретени - повышение точности делени .The purpose of the invention is to improve the accuracy of the division.
Поставленна цель достигаетс тем, что в стохастическом делительном The goal is achieved by the fact that in the stochastic division
10 устройстве, содержащем блок инвертировани , входы которого вл ютс разр дными входами делител устройства, блэк умножени , перва .группа входов которого соединена с выходами 10 a device comprising an inverting unit whose inputs are the bit inputs of a device divider, multiplication black, the first group of inputs of which is connected to the outputs
15 блока инвертировани , сумматор, перва группа входов которого вл етс разр дными входами делимого устройства , втора группа входов соединена с выходами младших разр дов блока ум20 ножени , а выходы вл ютс выходами устройства, преобразователь код-веро тность и блок задержки, входы блока задержки соединены с выходами сумматора, а выходы - с второй 15 of the inversion unit, the adder, the first group of inputs of which are the bit inputs of the divisible device, the second group of inputs connected to the low-level outputs of the bit20 unit, and the outputs are device outputs, the code-probability converter and the delay unit connected to the outputs of the adder, and the outputs from the second
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU803000353A SU947858A1 (en) | 1980-10-29 | 1980-10-29 | Stochastic dividing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU803000353A SU947858A1 (en) | 1980-10-29 | 1980-10-29 | Stochastic dividing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU947858A1 true SU947858A1 (en) | 1982-07-30 |
Family
ID=20924611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU803000353A SU947858A1 (en) | 1980-10-29 | 1980-10-29 | Stochastic dividing device |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU947858A1 (en) |
-
1980
- 1980-10-29 SU SU803000353A patent/SU947858A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU947858A1 (en) | Stochastic dividing device | |
| SU1522233A2 (en) | Device for solving algebraic equations | |
| SU860063A1 (en) | Device for floating point division | |
| SU675421A1 (en) | Digital squarer | |
| SU824198A1 (en) | Device for adding in redundancy notation | |
| SU744566A1 (en) | Combination adder | |
| SU997032A1 (en) | Device for adding in redundancy binary notation | |
| SU620978A1 (en) | Arrangement for raising number-pulse code to the second power | |
| SU710040A1 (en) | Devider | |
| SU553613A1 (en) | Arithmetic unit | |
| SU930317A1 (en) | Device for adding numbers in residual class system | |
| SU579624A1 (en) | Probability digital devider | |
| SU767774A1 (en) | Spectral analyzer | |
| SU877531A1 (en) | Device for computing z x y function | |
| SU997034A1 (en) | Device for computing square root from the sum of squares of two numbers | |
| SU868750A1 (en) | Adder | |
| SU911505A1 (en) | Converter of binery coded decimal numbers into binary ones | |
| SU1129610A1 (en) | Device for extracting square root from sum of two squared numbers | |
| SU590735A1 (en) | Multiplication arrangement | |
| SU813420A1 (en) | Device for multiplying binary numbers in complementary codes | |
| SU642704A1 (en) | Arrangement for computing the function: (x2-y2) raised to the minus 1/2 power | |
| SU687448A1 (en) | Computing device | |
| SU974369A1 (en) | Device for multiplication | |
| SU602941A1 (en) | Arrangement for raising binary numbers to the second power | |
| SU744561A1 (en) | Device for discriminating significant digit |