SU947792A1 - Устройство дл испытани транзисторов - Google Patents
Устройство дл испытани транзисторов Download PDFInfo
- Publication number
- SU947792A1 SU947792A1 SU802999882A SU2999882A SU947792A1 SU 947792 A1 SU947792 A1 SU 947792A1 SU 802999882 A SU802999882 A SU 802999882A SU 2999882 A SU2999882 A SU 2999882A SU 947792 A1 SU947792 A1 SU 947792A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- current
- transistor
- collector
- test
- base
- Prior art date
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
подключени выводов коллектора и базы испнтуемого прибора, и предотвращает пробой коллекторного перехода при уменьшении коллекторного токаC3J.
Недостатком этого устройства вл етс низка точность задани режима испытаний с посто нной рассеиваемой мощностью, поскольку задаетс змиттерный ток, а при изменени х коэффициента усилени транзистора в процессе испытаний коллекторный ток и рассейваема на транзисторе мощность могут измен тьс . Кроме того, пороговые элементы не обеспечивают защиту транзистора от вторичного пробо , вызванного перегревом структуры транзистора при испытани х.
Цель изобретени - повышение точности контрол режима и предотвра1иение пробо испытуемого транзистора.
Поставленна цель достигаетс тем, что в устройство дл испытани транзисторов, содержащее генератор тока эмиттера и источник коллекторного напр жени , выходы которых соединены с клеммами дл подключени соответствующих выводов испытуемого при бора, клемму дл подключени базы, два пороговых элемента, введены инвертирующий усилитель, ключ и токосъемный резистор, причем токосъемный резистор включен между общей шиной и клеммой дл подключени базы испытуемого транзистора, котора соединена через первый порого --1й элемент с входом блокировки источника коллекторного напр жени , а также через ключ с входами второго порогового элемента и инвертирующего усилител , выходы которых подключены соответственно к управл кмдему входу ключа и к суммирующему входу генератора тока эмиттера.
На чертеже приведена блок-схема устройства.
Устройство содержит генератор 1 тока эмиттера, который может быть выполнен, например, по известной схеме на двух операционных усилител х суммирующем , к одному из входов которого подключен источник управл ющего напр жени , задающий необходимый ток эмиттера испытуемого транзистора, и инвертирук цем операционном усилителе , вход которого соединен с выходом генератора тока эмиттера, а его выход - с другим суммирующим входом суммирующего усилител . Выходы генератора 1 тока эмиттера и источника 2 коллекторного напр жени соединены с клеммами 3 и 4 дл подключени соответствующих выводов испытуемого транзистора, база которого подключена к кле1«1ме 5, соединенной с токосъемным резистором 6,с входом первого порогового элемента 7, выход которого подключен к входу блокировки источника 2 а также через ключ 8 с входами второго порогового элемента 9 и инвертирующего усилител 10. Выход последнего подключен к суммирую(цему входу генератора 1 тока эмиттера.
Устройство работает следующим образом .
В исходном состо нии сигналом Сброс выключаютс пороговые элементы 7 и 9, размыкаетс ключ 8. Затем последовательно подаю.т на вход генератора 1 тока эмиттера управл ющее напр жение такой величины, чтобы на его выходе и соответственно через переход эмиттер - база испытуемого транзистора протекал ток, равный задаваемому току коллектора, включают источник 2 коллекторного напр жени и замыкающий ключ 8. В результате того, что испытуемьтй транзистор после включени источника 2 коллекторного напр жени переходит в усилительный режим, на токосъемном резисторе 6 создаетс падение напр жени , пропорциональное току базы испытуемого транзистора, которое через ключ 8 и инвертирующий усилитель 10 с коэффициентом передачи подаетс на суммирующий вход генератора 1 тока эмиттера. При этом на выходе генератора 1 устанавливаетс значение тока , равное сумме задаваемого коллекторного тока и установившегос тока базы испытуемого транзистора, т.е. значение тока эмиттера испытуемого транзистора, соответствующее заданному току коллектора при любом коэффициенте усилени испытуемого транзистора . Поскольку напр жение источника 2 поддерживаетс неизменным, на коллекторе испытуемого транзистора рассеиваетс в процессе испытаний заданна мощность.
Дл защиты транзистора от возможjных нарушенийрежима испытаний служат пороговые элементы 7 и 9. В случае недопустимого падени коэффициента усилени испытуемого транзистора в процессе испытаний увеличиваетс его базовый ток и падение напр жени на резисторе 6. При этом пороговый элемент 9, настроенный на определенное значение базового тока, переключаетс и размыкает ключ 8, что приводит к ограничению тока через переход эмиттер-база на уровне первоначгшьно заданного тока коллектора, а рассеиваема транзистором мощность снижаетс .
Как известно, при испытани х транзисторов .в режиме большой рассеивающей мощности может возникнуть вление вторичного пробо , привод щее к отказу испытуемого транзистора. Причиной этого влени вл етс то, что при увеличении температуры структуры транзистора растет его коэффициент усилени и падает ток базы, а обратный ток перехода коллектор-.
база увеличиваетс . Непосредственно перёд развитием вторичного пробо наступает взаимна компенсаци этих токов и падение напр жени на токосъемчом резисторе б становитс равным нулю (в дальнейшем наступает переворот фазы базового тока.и начинаетс развитие вторичного пробо ).
Кроме того, в случае кратковременного нарушени контакта вывода базы с соответствующей клеммой 5 может наступить электрический пробой промежутка коллектор - эмиттер испытуемого транзистора из-за приложени к нему суммарного напр жени генератора 1 и источника 2. Нарушение контакта таюке сопровождаетс падением до нул напр жени на токосъемном резисторе 6.
Дл предотвращени пробо испытуемого транзистора в устройстве имеетс пороговый.элемент 7, выполненный по схеме нуль-органа.
При уменьшении до нул напр жени на резисторе б срабатывает пороговый элемент 7 и своим сигналом, подаваемым на вход блокировки источника 2 коллекторного напр жени , отключает его, чем предотвращает пробой испытуемого транзистора.
Использование предлагаемого устройства позвол ет повысить точность стабилизации режима испытуемого транзистора , сократить врем на его установку , так как заданный режим испытаний поддерживаетс автоматически при смене транзисторов, а также исключить повреждени испытуемых транзисторов благодар защите их от рробо .
Claims (3)
1.Авторское свидетельство СССР
524145, кл. G 01 R 31/2Б, 1974.
2.Лэньон, Схема с обратной св зью дл измерени транзисторов при неизменной рассеиваемой мощности. Электроника , 1975, 18, с. 66-68.
3.Перельман Б.Л. и др. Методы испытани и оборудовани дл контрол качества полупроводниковых приборов . М., Высша школа, 1979, с. 205206 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802999882A SU947792A1 (ru) | 1980-10-31 | 1980-10-31 | Устройство дл испытани транзисторов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802999882A SU947792A1 (ru) | 1980-10-31 | 1980-10-31 | Устройство дл испытани транзисторов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU947792A1 true SU947792A1 (ru) | 1982-07-30 |
Family
ID=20924425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802999882A SU947792A1 (ru) | 1980-10-31 | 1980-10-31 | Устройство дл испытани транзисторов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU947792A1 (ru) |
-
1980
- 1980-10-31 SU SU802999882A patent/SU947792A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3449680A (en) | Transistor protection circuit | |
JP2735394B2 (ja) | 温度補償された過負荷トリップレベル半導体リレー | |
EP0789458A1 (en) | Circuit with overload current protection for power transistors | |
US3177402A (en) | Over-current protective circuits | |
SU947792A1 (ru) | Устройство дл испытани транзисторов | |
US4357544A (en) | Variable impedance circuit | |
US3996479A (en) | Comparator/bistable circuit | |
SU737933A1 (ru) | Стабилизатор двупол рного напр жени | |
SU796828A1 (ru) | Транзисторный стабилизатор посто нногоНАпР жЕНи | |
SU1267391A1 (ru) | Стабилизатор тока | |
SU1576896A2 (ru) | Двухпол рный стабилизированный источник питани | |
JPH0637452Y2 (ja) | 電流−電圧変換器の入力保護回路 | |
SU635478A1 (ru) | Источник питани посто нного напр жени с защитой от перенапр жений | |
SU1658269A1 (ru) | Устройство дл защиты от перегрузки в сети посто нного тока | |
SU1458867A1 (ru) | Стабилизатор двупол рного напр жени | |
SU402983A1 (ru) | Устройство для проверки релейной защиты | |
SU1157536A1 (ru) | Устройство дл защиты стабилизатора посто нного напр жени | |
JPS61161920A (ja) | 試験装置の電源保護装置 | |
SU866552A1 (ru) | Стабилизатор напр жени посто нного тока | |
SU630624A1 (ru) | Стабилизатор посто нного напр жени с самозащитой | |
RU1780043C (ru) | Устройство допускового контрол сопротивлений | |
SU993229A2 (ru) | Стабилизатор посто нного напр жени | |
SU851708A1 (ru) | Транзисторный инвертор | |
SU1739373A1 (ru) | Стабилизатор посто нного напр жени | |
SU1453390A1 (ru) | Стабилизированный источник питани |