Claims (2)
Поставленна цель достигаетс тем, что в устройство дл обслуживани за вок в пор дке постулле и , содержащее Коср пблоков элементов И, где п - число источников за вок, группу регистров по числу блоков элементов И, шифратор, элемент ИЛИ и первый дешифратор, группа выходов которого вл етс группой информационных выходов устройства, входы дешифратора соединены с выходами последних разр дов регистров группы, управл ющие входы которых соеа еаы с тактовым входом устройства, группа запросных входов устройства соединена с группой входов шифратора, каждый i -ый выход котсрс х) соединен с первыми входами элементов И f -го блока ( i 1, .-. .), выходы которых соединены с информационными входами 1-го регистра, введены второй дешифратор и счетчик, суммируюший вход которого соединен с выходом элемента ИЛИ, входы которого соединены с выходами деШИ (}55атора, соответственно, тактовый 3 вход устройства соединен с вычитающим входом счетчика, группа выходов которогчэ соединена с группой входов второго дшсифратора, каждый j выход соединен с вторыми входами j элементов И блоков элементов И а 1,... .). На чертеже представлена блок-схема устройства. Устройство содержит блоки 1 элементов И, группу регистров 2, 3, элемент ИЛИ 4, дешифраторы S и 6 счетчик 7, тактовый вход 8 устройства, запросные входы 9 устройства и инфо| мационные выходы 10 устройства. Устройство работает следуюшшу образом . В исходном состощпш регистры 2 и счетчик 7 обнулены (цепи установки в нуль регистровв 2 и счетчика 7 на схеме не показаны). При этом дешифратор 6 вь1дает сигнал на своем верхнем выходе открыва соответствующие элементы И блоков 1. VJ Сигнал первой за вки по одному из запросных входов 9 устройства поступает на соответствующий вход дешифратора 3, код с выхода иш штора 3 гфоходит через последние элементы И блоков 1 и записьгеаетс в последние разр ды регистров 2. Одновреметио с атим на выходе элемента ИЛИ 4 по вл етс сиг нал, который увеличивает содержимое счетчика 7 на I , в результате чего открываютс предпоследние элементы И блоков 1, а последние закрьгоаютс . Следующий код, соответствующий сле дующей за вке, записываетс в предпоследние разр ды регистров 2. мое счетчика 7 снрва увеличиваетс на подготавливаютс следующие разр ды регистров 2 дл записи очередного кода. Заполнение кодами за вок остальных разр дов регистров 2 происходит аналогично. Элемент ИЛИ 4 должен обеспечивать задержку, необходимую дл записи кода за вки в соответствук шие разр ды регистров 2, Количество разр дов в регистрах 2 должно быть равно числу источников запросов, чтобы не было ситуапКИ, когда регистры 2 полностью заполнены и поступила очередна за вка. Код за вки с выходов последних разр дов регистров 2 поступает на входы дешифратора 5, в результате чего на одном из выходов 1О устройства, соот67 «етствуклцем первой за вке, по вл етс сигнал. После обслуживши первой поступившей за вки на тактовый вход 8 устройства подаетс импульс, по которому производитс сдвиг содержимого всех регистров 2 на один разр д вправо. Одновременно с этим из содержимого счетчика 7 вычитаетс . Применение изобретени позвол ет сс фатить аппаратурные затраты на h триггеров и Сп -1) элементов ИЛИ за счет использовани счетчика 7 и втсфого дешифратора 6, где п - число источников за вок. Формула изобретени Устройство дл обслуживани за вок в пор дке постуттени , содержащее блоков элементов И, где п - число источников за вок, группу регистров по числу блоков элементов И, шифратор, элемент ИЛИ и первый дешифратор, группа выходов которого вл етс группой инфqpмaJIИoнныx выходов устройства, входы дешифратора соединены с выходами последних разр дов регистров группы, управл ющие входы которых соединены с тактовым входом устройства, группа запросных входов устройства соединена с группой входов шифратора, f ; i-ый выход которого соединен с первыми входами элементов И i -го блока ( « 1, ... , Poc|fq n ), выходы которых соединены с информационными входами i-ro регистра, отличающеес тем, что, с целью сокращени аппаратурных затрат, сжо содержит второй дашгфратор и счетчик, суммируюший вход которого соединен с -выходом элемента ИЛИ, вхо- ды которого соединены с выходами шифратора соответственно, тактовый вход устройства соединен с вычитающим входом счетчика, группа выходов которого соешшена с группой входов второго дешифратсра , каждый j -ый выход которого соединен с вторыми входами j -ых элементов И блоков элементов И ( J 1, ... .). Источники информации, прин тые во внимание при экспертизе 1.Авторское свидете ьстео СССР № 545984, кй. G, Об F 9/46, 1974. The goal is achieved by the fact that the device for servicing the applications is in the order of the postulle and containing the Kros pblocks of AND elements, where n is the number of sources of the application, a group of registers by the number of blocks of AND elements, an encoder, an OR element and a first decoder, an output which is a group of informational outputs of the device, the inputs of the decoder are connected to the outputs of the last bits of the group of registers, the control inputs of which are connected to the clock input of the device, the group of request inputs of the device are connected to the group of inputs each i-th output of the coupler x) is connected to the first inputs of the elements AND f th block (i 1, .-.), the outputs of which are connected to the information inputs of the 1st register, the second decoder and counter are entered, the summed input of which connected to the output of the element OR, whose inputs are connected to the outputs of the remote (} 55ator, respectively, the clock 3 input of the device is connected to the subtractive input of the counter, the group of outputs of which is connected to the group of inputs of the second decryptor, each j output is connected to the second inputs of j elements and blocks of elements And a 1 ,. ...). The drawing shows the block diagram of the device. The device contains blocks of 1 elements AND, a group of registers 2, 3, an element OR 4, decoders S and 6 counter 7, a clock input 8 devices, query inputs 9 devices and info | Operational outputs 10 devices. The device works in the following way. In the initial compositing registers 2 and the counter 7 are zero (the circuit for setting the registers to zero 2 and counter 7 is not shown in the diagram). In this case, the decoder 6 emits a signal at its upper output by opening the corresponding elements and blocks 1. VJ The signal of the first application is sent to the corresponding input of the decoder 3 through one of the last elements And blocks 1 and the record is in the last bits of the registers 2. At the same time, the output at the output of the element OR 4 appears, which increases the contents of the counter 7 by I, as a result of which the penultimate elements AND blocks 1 are opened and the last ones are closed. The following code, corresponding to the following, is recorded in the penultimate bits of registers 2. My counter 7 is increased by the following bits of registers 2 for recording the next code. The filling of the codes for the remaining bits of registers 2 is similar. The OR 4 element must provide the delay necessary to write the code of the application into the corresponding bits of registers 2. The number of bits in registers 2 must be equal to the number of sources of requests so that situation does not occur when registers 2 are completely filled and the next application is received. The application code from the outputs of the last bits of registers 2 is fed to the inputs of the decoder 5, as a result of which one of the outputs 1O of the device, corresponding to the first component of the first application, a signal appears. After servicing the first incoming application, a pulse is applied to the clock input 8 of the device, which is used to shift the contents of all registers 2 by one bit to the right. At the same time, the content of the counter 7 is subtracted. The application of the invention permits the cost of hardware for the h of the flip-flops and Cn-1) elements OR by using the counter 7 and the entire decoder 6, where n is the number of sources of the request. The invention The device for servicing the application in the order of posttutting, contains blocks of elements AND, where n is the number of sources of the application, a group of registers by the number of blocks of elements AND, an encoder, an element OR, and the first decoder, the group of outputs of which is a group of information outputs of the device , the inputs of the decoder are connected to the outputs of the last bits of the group registers, the control inputs of which are connected to the clock input of the device, the group of request inputs of the device is connected to the group of inputs of the encoder, f; The i-th output of which is connected to the first inputs of the elements of the i-th block ("1, ..., Poc | fq n), the outputs of which are connected to the information inputs of the i-ro register, characterized in that, in order to reduce hardware costs Szho contains a second dashfrator and a counter, the summing input of which is connected to the output of the OR element, whose inputs are connected to the outputs of the encoder, respectively, the device clock input connected to the subtractive input of the counter, the group of outputs of which is connected to the group of inputs of the second decoder, each j - th output of which with It is connected with the second inputs of the j'th elements AND the blocks of elements I (J 1, ....). Sources of information taken into account in the examination 1. Authors' certificate of the USSR № 545984, k. G, F 9/46, 1974.
2.Анггорское свидетельство СССР по за вке Н 2926493/18-24, кл. G,06 F 9/46, 1980 (прототип).2.Anggorsk certificate of the USSR for the application N 2926493 / 18-24, cl. G, 06 F 9/46, 1980 (prototype).
99
10ten