SU944112A1 - Device for testing n counters - Google Patents

Device for testing n counters Download PDF

Info

Publication number
SU944112A1
SU944112A1 SU803211371A SU3211371A SU944112A1 SU 944112 A1 SU944112 A1 SU 944112A1 SU 803211371 A SU803211371 A SU 803211371A SU 3211371 A SU3211371 A SU 3211371A SU 944112 A1 SU944112 A1 SU 944112A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
counters
output
signal
inputs
Prior art date
Application number
SU803211371A
Other languages
Russian (ru)
Inventor
Станислав Иванович Петренко
Анатолий Иванович Сахно
Владимир Георгиевич Сухин
Original Assignee
Предприятие П/Я М-5156
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я М-5156 filed Critical Предприятие П/Я М-5156
Priority to SU803211371A priority Critical patent/SU944112A1/en
Application granted granted Critical
Publication of SU944112A1 publication Critical patent/SU944112A1/en

Links

Landscapes

  • Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)

Description

(5) УСТРОЙСТВО дл  ПРОВЕРКИ п СЧЕТЧИКОВ(5) DEVICE FOR CHECKING COUNTERS

1 one

Изобретение относитс  к автоматике , телемеханике и вычислительной технике и может быть использовано дл  контрол  электронных счетчиков числа импульсов.The invention relates to automation, telemechanics and computer technology and can be used to monitor electronic counters of the number of pulses.

Известно устройство дл  проверки счетчиков, содержащее генератор импульсов , трехвходовый элемент И, многовходовый элемент ИЛИ-НЕ и двухвходовые элементы ИЛИ-НЕ по числу счетчиков 1.A device for checking counters is known, comprising a pulse generator, a three-input element AND, a multi-input element OR-NOT and two-input elements OR-NOT by the number of counters 1.

Недостатком известного устройства  вл етс  отсутствие возможности контрол  8 услови х, когда возникает одновременна  неисправность, привод ща  к изменению коэффициентов деле ни  группы или всех счетчиков.A disadvantage of the known device is the inability to control 8 conditions when a simultaneous malfunction occurs, leading to a change in the coefficients of the group or all the counters.

Наиболее близким по технической сущности к предлагаемому  вл етс , устройство дл  проверки счетчиков, содержащее трехвходовый элемент И, формирователь пачек импульсов, генератор импульсов, элемент ИЛИ-НЕ, многовходовый элемент И-НЕ, трехвходовые элементы И-НЕ, элемент НЕ, триггер , элемент ИЛИ, элементы индикации 2.The closest in technical essence to the present invention is a meter checking device comprising a three-input element AND, a pulse generator, a pulse generator, an OR-NOT element, a multiple-input AND-NO element, a three-input AND-NOT element, the NO element, a trigger, an element OR, display elements 2.

Недостатком данного устрой ;тва  вл ютс  ограниченные функциональные возможности, так как оно не оы; вл етс  в текущем цикле проверки неисправности , которые возникают в нескольких или во всех счетчиках в различное врем  С не одновременно)и имеют неодинаковый характер (например один счетчик срабатывает быстрее, а в это же врем  другой счетчик срабатывает медленнее. The disadvantage of this device; tva are limited functionality, since it is not oy; is in the current cycle of testing failures that occur in several or all counters at different times C and not simultaneously) and have a different character (for example, one counter is faster and at the same time the other counter is slower.

Цель изобретени  - расширение функциональных возможностей.The purpose of the invention is to expand the functionality.

Поставленна  цель достигаетс  тем, что в устройство дл  проверки п счетчиков содержащее генератор импульсов , выход которого соединен с первым входом формировател  пачек импульсов , второй вход которого соединен с шиной управлени , многовходовый элемент И, (2п+1) элементов ин3 дикации, инвертор, триггер, введено (п-1) триггеров, г четырехвходовых элементов И, п дифференцирующих цепей , причем вход инвертора соединен с первыми управл ющими входами триг геров,с входами счетчиков и с выходом формировател  пачек импульсов, контрольный выход которого соединен с входом многовходового элемента И, с первыми входами четырехвходовых элементов И, вторые входы которых соединены с инверсными выходами соответствующих счетчиков, пр  мой выход каждого счетчика через ди ференцирующую цепь соединен с соответствующим входом многовходового элемента И и вторым управл ющим вхо дом соответстветствующего триггера, инверсный выход которого соединен с третьим входом соответствующего четырехвходового элемента И, четвертые входы всех четырехвходовых элементов И соединены с выходом инвертора выходы всех элементов И, пр мые вы-. ходы всех триггеров и выход многовходового элемента И соединены со входом соответствующего индикатора. На чертеже приведена схема устрой ства дл  проверки п счетчиков. Устройство содержит генератор 1 импульсов, формирователь 2 пачек импульсов , многовходовый элемент ИЗ, элементы , ,.... , ,,.., , кМдикации, триггеры 7, четырехвходовые элементы И 8, дифференцирующие цепи 9, инвертор 109 контролируемые счетчики 11, шину 12 управлени . Устройство работает следующим образом . В исходном,состо нии формирователь 2, триггеры 7, счетчики 11 наход тс  в нулевом состо нии (цепи установки на чертеже не указаны, а на выходе генератора 1 присутствует последовательность импульсов. В режиме Контроль на вход формировател  2 с шины 12 управлени  по ступает разрешающий сигнал, который открывает его, и импульсы с генератора 1 через формирователь 2 поступа ют на входы счетчиков 11. После поступлени  на входы счетчиков 11 числа импульсов, равного коэффициенту пересчета контролируемых счетчиков, формирователь 2 закрываетс  и импуль сы с генератора 1 не поступают на вход счетчиков 11 . 24 Если все счетчики 11 исправны, то на их выходах одновременно по вл ютс  единичные сигналы Переполнени , которые, пройд  через дифференцирующие цепи 9, поступают на входь элемента И 3. После окончани  формировани  пачки импульсов на контрольном выходе формировател  2 возникает единичный сигнал, который опрашивает элемент И 3 и элементы И 8. По совпадению указанных сигналов на входах элемента И 3 и на его выходе формируетс  сигнал, который включает элемент индикации 4 Норма, При этом элементы индикации ..., Медленно сигналом с выхода соответствующих элементов И 8 не включаютс , так как на инверсном выходе всех счетчиков низкий потенциал . Элементы индикации ,..., Быстро сигналом с пр мого выхода соответствующих триггеров 7 также не включаютс , так как в момент по влени  сигналов на выходах дифференцирующих цепей 9 формирователь 2 закрыт и на его выходе импульсы пачки отсутствуют . Пусть один из счетчиков 11 срабатывает быстрее, а другой в это же врем  - медленнее. В этом случае заполнение счетчиков 11 импульсами с формировател  2 происходит аналогично описанному выше. При этом на выходе счетчика 11, который срабатывает быстрее , единичный сигнал переполнени  формируетс  раньше, чем окончитс  формирование пачки импульсов с выхода формировател  2. Тогда на управл ющих входах соответствующего триггера 7 совпадают во времени два сигнала: по первому управл ющему входу - сигнал с выхода неисправного счетчика, по второму управл ющему входу - один из импульсов пдчки формировател  2. В результате на пр мом выходе этого триггера 7 по вл етс  сигнал, который включает соответствующий элемент индикации ,..., Быстро, а сигналом с инверсного выхода закрывает элемент И 8, который своим входом подключен к данному триггеру 7. Блокировка элемента 8 выполнена с целью устранени  неоднозначности контрол , котора  могла бы про витьс  в том, что после включени  элемента индикации ,.., Быстро, соответствующего ера5ЭThe goal is achieved by the fact that the device for checking n counters contains a pulse generator, the output of which is connected to the first input of the pulse generator, the second input of which is connected to the control bus, the multiple input element And, (2n + 1) dictionaries, inverter, trigger , introduced (p-1) flip-flops, g of four-input elements And, n differentiating circuits, with the inverter input connected to the first control inputs of the triggers, to the inputs of counters and to the output of the pulse generator, control output to second, connected to the input of the multi-input element And, with the first inputs of the four-input elements And, the second inputs of which are connected to the inverse outputs of the respective counters, the direct output of each counter through the differentiating circuit connected to the corresponding input of the multi-input element And and the second controlling input of the corresponding trigger, the inverse output of which is connected to the third input of the corresponding four-input element And, the fourth inputs of all four-input elements And connected to the output of the inverted ora outputs of all the AND, You are a straight. the moves of all the triggers and the output of the multi-input element I are connected to the input of the corresponding indicator. The drawing shows a diagram of a device for checking n counters. The device contains a generator of 1 pulses, a driver of 2 bursts of pulses, a multi-input element IZ, elements,, ...., ,, ..,, cMdication, triggers 7, four-input elements I 8, differentiating circuits 9, inverter 109 controlled counters 11, bus 12 controls The device works as follows. In the initial state of the driver 2, triggers 7, the counters 11 are in the zero state (the installation circuits are not shown, and a pulse sequence is present at the output of the generator 1. In the Monitoring mode, the input of the driver 2 from the control bus 12 permits the signal that opens it, and the pulses from the generator 1 through the driver 2 arrive at the inputs of counters 11. After the number of pulses arrives at the inputs of the counters 11 equal to the conversion factor of the monitored counters, the driver 2 closes and the pulse The generators from generator 1 do not arrive at the input of the counters 11. 24 If all the counters 11 are intact, then at their outputs single Overflow signals appear at the same time, which, having passed through the differentiating circuits 9, arrive at the input of the element I 3. After the formation of a burst of pulses at the control output of the imaging unit 2, a single signal arises, which polls the element 3 and the elements 8. By the coincidence of these signals, a signal is formed at the inputs of the element 3 and its output, which includes the display element 4 Norm. Display indications ..., Slowly, the signal from the output of the corresponding elements And 8 is not included, since the inverse output of all counters has a low potential. The display elements, ..., Quickly, the signal from the direct output of the corresponding triggers 7 also does not turn on, since at the moment of the appearance of the signals at the outputs of the differentiating circuits 9, the driver 2 is closed and there are no burst pulses at its output. Let one of the counters 11 operate faster, and the other at the same time - slower. In this case, the filling of the counters 11 with pulses from the imaging unit 2 proceeds as described above. In this case, the output of the counter 11, which operates faster, a single overflow signal is formed before the formation of a burst from the output of the former 2 is completed. Then, two control signals coincide in the control inputs of the corresponding trigger 7: the first control input - the output signal a faulty counter, on the second control input, is one of the pulses of the pdchka shaper 2. As a result, a signal appears on the forward output of this trigger 7, which includes the corresponding indication element, ..., Quickly, and the signal from the inverse output closes the element And 8, which is connected to this trigger 7 by its input. The blocking of element 8 is performed in order to eliminate the ambiguity of the control, which could be manifested in the fact that after switching on the display element, ..., quickly, the corresponding epraE

атываемому быстрее счетчику 11, по кончании формировани  пачки включилс  бы и элемент индикации .., Медленно дл  этого же счетчика 11 (так как этот счетчик 11 под 5 дейстием поступающих на его вход импульсов пачки продолжал бы срабатывать до окончани  формировани  пачки;..Attempted faster to counter 11, upon termination of the formation of the pack would include the display element .., Slowly for the same counter 11 (since this counter 11 under 5 impulses of impulses arriving at its input would continue to operate until the end of the formation of the pack; ..

По окончанию формировани  пачки О сигнал с контрольного выхода формировател  2 опрашивает элемент И 3. Так как один из счетчиков срабатывает быстрее, то совпадени  сигналов на входах элемента И 3 не происходит 5 следовательно, индикатор Норма не включаетс .At the end of the formation of the bundle O, the signal from the test output of the imaging unit 2 interrogates the element AND 3. Since one of the counters is triggered faster, the signals at the inputs of the element 3 do not coincide 5 therefore, the Norm indicator does not turn on.

Если один из счетчиков 11 срабатывает медленнее, то на его пр мом выходе (после окончани  формирова- 20 ни  пачки импульсов с выхода формировател  2J единичный сигнал переполнени  не по вл етс , но в это же врем  на его инверсном выходе присутствует высокий потенциал, ко- 25 торый подаетс  на вход соответствующего элемента И 8. Поэтому сигнал с контрольного выхода формировател  2 на выходе элемента И 8, который подключен к медленно срабатыва- 30 ющемусчетчику 11 , формирует сигнал дл  включени  соответствующего элеента индикации ,.. ./5гП Медленно,If one of the counters 11 operates more slowly, then at its direct output (after the formation of the 20th unit is completed, the burst from the output of the 2J imager does not generate a single overflow signal, but at the same time there is a high potential at its inverse output 25, which is fed to the input of the corresponding element AND 8. Therefore, the signal from the control output of the imaging unit 2 at the output of the element 8, which is connected to the slow trigger of the counter 11, generates a signal to turn on the corresponding indication element, ../5gP. ,

Таким образом, предлагаемое устройство в текущем цикле проверки вы- 35  вл ет все неисправные счетчики, неисправности в которых возникают как дновременно, так и не одновременно в нескольких или во всех контроли- . руемых счетчиках.40Thus, the proposed device in the current test cycle reveals all faulty counters, faults in which occur both simultaneously and not simultaneously in several or in all controls. controlled meters.40

Claims (2)

1.Авторское свидетельство СССР N V97732, кл. Н 03 К 21/3, IS.1. Author's certificate of the USSR N V97732, cl. H 03 K 21/3, IS. 2.Авторское свидетельство СССР № 736378, кл. Н 03 К , 1977 (прототип).2. USSR author's certificate number 736378, cl. H 03 K, 1977 (prototype). ::
SU803211371A 1980-12-03 1980-12-03 Device for testing n counters SU944112A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803211371A SU944112A1 (en) 1980-12-03 1980-12-03 Device for testing n counters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803211371A SU944112A1 (en) 1980-12-03 1980-12-03 Device for testing n counters

Publications (1)

Publication Number Publication Date
SU944112A1 true SU944112A1 (en) 1982-07-15

Family

ID=20929487

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803211371A SU944112A1 (en) 1980-12-03 1980-12-03 Device for testing n counters

Country Status (1)

Country Link
SU (1) SU944112A1 (en)

Similar Documents

Publication Publication Date Title
EP0241616B1 (en) Method and apparatus for triggering
US4379993A (en) Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication
SU944112A1 (en) Device for testing n counters
US3579118A (en) Multiple mode frequency divider circuit
SU807491A1 (en) Counter testing device
SU815892A1 (en) Selector of pulse pairs of given duration
SU1157668A1 (en) Single pulse generator
SU1188870A1 (en) Device for checking generators of pulse signals
SU625209A1 (en) Electric circuit testing arrangement
SU621114A1 (en) Arrangement for monitoring elementwise synchronization
SU864538A1 (en) Device for tolerance checking
SU1157544A1 (en) Device for functional-parametric checking of logic elements
SU932261A1 (en) Device for determination of article theoretic weight
SU1195308A1 (en) Logical tester
SU847504A1 (en) Device for obtaining difference frequency of pulses
SU1124313A1 (en) Device for automatic inspecting and trouble tracing
SU834877A1 (en) Device for detecting pulse loss
SU869052A1 (en) Device for monitoring pulse train
SU1059550A1 (en) Device for trouble tracing
SU869007A1 (en) Pulse distributing device
SU762014A1 (en) Apparatus for diagnosing faults of digital units
SU1059594A1 (en) Device for checking number of operating cycles of equipment
SU853814A1 (en) Device for monitoring pulse distributor
SU1764155A1 (en) Synchronizing pulses package discriminating device
SU970281A1 (en) Logic probe