SU938285A1 - Logic device - Google Patents

Logic device Download PDF

Info

Publication number
SU938285A1
SU938285A1 SU803008469A SU3008469A SU938285A1 SU 938285 A1 SU938285 A1 SU 938285A1 SU 803008469 A SU803008469 A SU 803008469A SU 3008469 A SU3008469 A SU 3008469A SU 938285 A1 SU938285 A1 SU 938285A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
elements
inputs
signal
input
Prior art date
Application number
SU803008469A
Other languages
Russian (ru)
Inventor
Леонид Владимирович Лобиков
Белла Владимировна Облезова
Вениамин Иванович Ключников
Original Assignee
Предприятие П/Я В-8495
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8495 filed Critical Предприятие П/Я В-8495
Priority to SU803008469A priority Critical patent/SU938285A1/en
Application granted granted Critical
Publication of SU938285A1 publication Critical patent/SU938285A1/en

Links

Description

(S) ЛОГИЧЕСКОЕ УСТРОЙСТВО(S) LOGICAL DEVICE

Claims (2)

Изобретение относитс  к автомати ке и вычислительной технике. Известны логические устройства, V содержащие преобразователь, инверто элементы И и ИЛИ П. К недостаткам известных устройст относ тс  низкие функциональные воз можности. Наиболее близким к изобретению техническим решением  вл етс  логическое устройство, содержащее преоб разователь , первый и второй входы которого соединены соответственно с первой и второй основными входными имнами, а первый и второй выходы подключены соответственно к первой и второй основным выходным шинам , а также инвертор и элементы И и ИЛИ 121. Недостатками известного устрой ства  вл ютс  узкие функциональные возможности. Цель изобретени  - расширение функциональных возможностей логического устройства. Указанна  цель достигаетс  за счет того, что в логическом устройстве , содержащем преобразователь, первый и второй входы которого соединены соответственно с первой и второй основными входными шинами, а первый и второй выходы подключены соответственно к первой и.второй основным выходным шинам , а также инвертори элементы И и ИЛИ, третий выход преобразовател  соединен с первыми 2 одами первого и второго элементов И, а четвертый выход подключен к первым входам третьего и четвертого элементов И, при этом выходы первого и третьего элементов И соединены с входами первого элемен та ИЛИ, вы):од которого подключен к первой дополнительной выходной шине , а выходы второго и четвертого элементов И соединены с входами вто рого элемента ИЛИ, выход которого подключен к второй дополнительной выходной шине, первые входы п того и шестого элементов И соединены с первой дополнительной входной шиной , а первые входы седьмого и восьмого элементов И подключены к второй дополнительной входной шине, при этом выходы п того и седбмого элемен тов И соединены с входами третьего элемента ИЛИ, выход которого подключен к третьему входу преобразовател , четвертый вход которого соединен с выходом четвертого элемента ИЛИ, входы которого подключены к выходам шестого и восьмого элементов И., управл юща  шина соединена с вторыми входами второго, третьего, шеетого и седьмого элементов И и через инвертор С вторыми входами первого, четвертого, п того и восьмого элементов И. На чертеже представлена функциона льна  схема логического устройства. Устройство содержит преобразователь 1, первый и второй входы которо го соединены соответственно с входными шинами 2 и первый ивторой выходы подключены соответственно к выходным шинам l и 5 второй выход преобразовател  1 соединен с первыми входами элементов И 6 и 7, а четвертый выход подключен к первым входам элементов И 8 и 9, выходы элементов И 6 и 7 соединены с входами элемента ИЛИ 10, выход которого подключен к выходной шине 11, а выходы элементов И 8 и 9 соединены с входами элемента ИЛИ 12, выход которого подключен к выходной шине 13, первые входы элементов И Н и 15 соединены с входной шиной 16, а первые входы элементов И 17 и 18 подключены к входной шине 19, выходы элементов И k и 17 соединены с входами элемен та ИШ 20, йыход которого подключен к третьему входу преобразовател  1, четвертый вход-которого соединен с выходом элемента ИЛИ 21, входы которого подключены к выходам элементов И 15 и 18, управл юща  шина 22 соеди нена с вторыми входами элементов И 7 8, 15 и 17 и через инвертор 23 с вторыми входами элементов И 6,9 I и 18. Работа логического устройства зак лючаетс  в следующем. Пусть логическое устройство используетс  в устройстве управлени  9 5 . ,4 двум  исполнительными механизмами, принимающими два фиксированных значени  : начальное и конечное и имеющее датчики начального и конечного положений. На входные шины 2 и 3 подаютс  сигналы от датчиков начального и конечного положени  соответственно первого- исполнительного механизма . Преобразователь 1 формирует на выходных шинах k и S сигналы дл  управлени  движением из начального положени  в конечное (пр мым ходом) и из конечного положени  в начальное (обратным ходом) соответственно первого исполнительного механизма. На входные шины 16 и 19 подаютс  сигналы от датчиков начального и конечного положени  второго исполнительного механизма. С входных шин 16 и 19 сигналы поступают на входы элементов И И и 17 соответственно. На второй вход элемента И 17 поступает сигнал с управл ющей шины 22, а на второй вход элемента И 1 сигнал с управл ющей шины 22 поступает через инвертор 23. Выходы элементов И и 17 подключены к входам элемента ИЛИ 20, на выходе которого сигнал равен сумме произведений сигнала от датчика конечного положени  второго исполнительного механизма на сигнал с управл ющей шины 22 и сигнал от датчика начального положени  второго исполнительного механизма на инверсию сигнала с управл ющей шины 22. Сигнал с выхода элемента ИЛИ 20 поступает на третий вход преобразовател  1 .С входных шин 16 и 1 сигналы также поступают на первые входы элементов И 15 и 18 соответственно. На второй вход элемента И 15 поступает сигнал с управл ющей шины 22, а на второй вход элемента И 18 поступает сигнал с управл ющей шины 22 через инвертор 23. Выходы элементов И 15 и 18 поступают на входы элемента ИЛИ 21, с выхода которого сигнал поступает на вход преобразовател  1 . Этот сигнал равен сумме произведений сигналов от датчика начального положени  второ o исполнительного механизма на сигнал с .управл ющей шины 22 и сигнал с датчика конечного положени  второго исполнительного механизма на инвер- сию сигнала с управл ющей шины 22. Сигналы с третьего и четвертого выходов преобразовател  1 поступают на первые входы элементов И 6 и 8 соответственно . На второй вход элемента И 8 поступает сигнал с управл юще шины 22. На второй вход элемента И б сигнал с управл ющей шины 22 поступ ет через инвертор 23. Выходы элемен тов И 6 и 8 поступают на входы элемента ИЛИ 10, с выхода которого си1- нал поступает на выходную шину 11. Сигналы с третьего и четвертого выходов преобразовател  1 поступают на первые входы элементов И 7 и 9 соответственно. На второй вход элемента И 7 поступает сигнал с управл ющей шины 22. На второй вход элемента И 9 - сигнал с управл ющей шины 22 поступает через инвертор 23 Сигналы с выходов элементов И 7 и 9 пocтyпaюt на входы элемента ИЛИ 12, выхода которого сигнал поступает на выходную шину 13. Таким образом, на выходной шине 11 по вл етс  сигнал равный сумме произведений сигнала с третьего выхода преобразовател  1 на инверсию сигнала с управл ющей шины 22, и си нала с четвертого выхода преобразовател  1 на сигнал с управл ющей шины 22. На выходной шине 13 по вл  етс  сигнал, равный сумме произведе ний сигнала третьего выхода преобр зовател  1 на сигнал с управл ющей шины 22 и сигнала с четвертого выхода преобразовател  1 на инверсию сигнала с управл ющей шины 22. На выходных шинах 11 и 13 формируютс  сигналы дл  управлени  пр мым и обратным ходами второго исполнительного механизма. При этом по вление сигнала либо на выходной шине 11, либо на выходной шине 13  вл етс  функцией наличи  сигнала на, управл ющей шине 22. Таким образом, изобретение обеспечивает возможность реверсировани  четырехшаговой последовательности операций двух исполнительных ме ханизмов изменением логического сиг нала на управл ющей шине, что расшир ет функциональные возможности логического устройства. Формула изобретени  Логическое устройство, содержащее преобразователь, первый и второ 9 ВХОДЫ которого соединены соответственно с первой и второй основными входными шинами, а первый и второй выходы подключены соответственно к первой и второй основным выходным шинам, а также инвертор и элементы И и ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей, третий выход преобразовател  соединен с первыми входами первого и второго элементов И, а четвертый выход подключен к первым входам третьего и четвертого элементов И, при этом выходы первого и третьего элементов И соединены с входами первого элемента ИЛИ, выход которого подключен к первой дополнительной выходной шине, а выходы второго и четвертого элементов И соединены с входами второго элемента ИЛИ, выход которого подключен к второй дополнительной выходной шине, первые входы п того и шестого элементов И соединены с первой дополнительной входной шиной, а первые входы седь-. мого и восьмого элементов И подключены к второй дополнительной входной шине, при этом выходы п того и седьмого элементов И соединены с входами третьего элемента ИЛИ, выход которого подключен к третьему входу преобразовател , четвертый вход которого соединен с выходом четвертого элемента ИЛИ, входы которого подключены к выходам шестого и восьмого элементов И, Управл юща  шина соединена с вторыми входами второго, третьего, шестого и седьмого элементов И и через инвертор - с вторыми входами первого, четвертого, п того и восьмого элементов И. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 595859, кл. И 03 К , 19.07.76. The invention relates to automation and computer technology. Logic devices are known that contain a converter, V contains inverter elements AND and OR P. The disadvantages of known devices are low functionality. The closest technical solution to the invention is a logic device containing a converter, the first and second inputs of which are connected respectively to the first and second main input names, and the first and second outputs are connected respectively to the first and second main output buses, as well as the inverter and elements AND and OR 121. The disadvantages of the known device are narrow functionality. The purpose of the invention is to expand the functionality of the logic device. This goal is achieved due to the fact that in a logic device containing a converter, the first and second inputs of which are connected respectively to the first and second main input buses, and the first and second outputs are connected respectively to the first and second main output buses, as well as inverter elements And and OR, the third output of the converter is connected to the first 2 of the first and second elements AND, and the fourth output is connected to the first inputs of the third and fourth elements AND, while the outputs of the first and third elements connected to the inputs of the first element OR, you): one of which is connected to the first additional output bus, and the outputs of the second and fourth elements of AND are connected to the inputs of the second element OR whose output is connected to the second additional output bus, the first inputs of the fifth and sixth elements And are connected to the first additional input bus, and the first inputs of the seventh and eighth elements And are connected to the second additional input bus, while the outputs of the fifth and seventh elements And are connected to the inputs of the third element OR, the output to then connected to the third input of the converter, the fourth input of which is connected to the output of the fourth OR element, whose inputs are connected to the outputs of the sixth and eighth elements I., the control bus is connected to the second inputs of the second, third, third and seventh elements And, and through the second inverter C the inputs of the first, fourth, fifth, and eighth elements I. The drawing shows the functional layout of the logic device. The device contains a converter 1, the first and second inputs of which are connected respectively to the input buses 2 and the first and second outputs are connected respectively to the output buses l and 5, the second output of the converter 1 is connected to the first inputs of the elements 6 and 7, and the fourth output is connected to the first inputs elements And 8 and 9, the outputs of elements And 6 and 7 are connected to the inputs of the element OR 10, the output of which is connected to the output bus 11, and the outputs of the elements And 8 and 9 are connected to the inputs of the element OR 12, the output of which is connected to the output bus 13, the first inputs elements H and 15 are connected to the input bus 16, and the first inputs of the elements 17 and 18 are connected to the input bus 19, the outputs of the elements And k and 17 are connected to the inputs of the ISh 20 element, the output of which is connected to the third input of the converter 1, the fourth input - which is connected to the output of the element OR 21, the inputs of which are connected to the outputs of the elements 15 and 18, the control bus 22 is connected to the second inputs of the elements And 7 8, 15 and 17 and through the inverter 23 with the second inputs of the elements 6,6 I and 18. The operation of the logic device is as follows. Let the logic device be used in control device 9 5. , 4 by two actuators, taking two fixed values: the initial and final, and having sensors of the initial and final positions. The input buses 2 and 3 are supplied with signals from the initial and final position sensors, respectively, of the first-actuator. The converter 1 generates signals on the output buses k and S to control the movement from the initial position to the final position (forward stroke) and from the final position to the initial position (reverse stroke), respectively, of the first actuator. The input buses 16 and 19 are supplied with signals from the initial and final position sensors of the second actuator. From the input bus 16 and 19, the signals arrive at the inputs of the elements And And 17, respectively. The second input of the element And 17 receives a signal from the control bus 22, and to the second input of the element AND 1, the signal from the control bus 22 goes through the inverter 23. The outputs of the elements And and 17 are connected to the inputs of the element OR 20, the output of which is equal to the sum the signal from the end position of the second actuator to the signal from the control bus 22 and the signal from the initial position of the second actuator on the signal inversion from the control bus 22. The signal from the output of the element OR 20 is fed to the third input of the pre Former 1. With input bus 16 and 1, the signals also arrive at the first inputs of the And 15 and 18 elements, respectively. The second input element And 15 receives a signal from the control bus 22, and the second input element And 18 receives a signal from the control bus 22 through the inverter 23. The outputs of the elements 15 and 18 are fed to the inputs of the element OR 21, from the output of which the signal arrives to the input of the converter 1. This signal is equal to the sum of the products from the initial position sensor of the second actuator to the signal from control bus 22 and the signal from the end position sensor of the second actuator to the signal inversion from control bus 22. Signals from the third and fourth outputs of the converter 1 arrive at the first inputs of the elements And 6 and 8, respectively. The second input element And 8 receives a signal from the control bus 22. To the second input element And b, the signal from the control bus 22 goes through the inverter 23. The outputs of the elements And 6 and 8 arrive at the inputs of the element OR 10, from the output of which - it enters the output bus 11. The signals from the third and fourth outputs of the converter 1 are fed to the first inputs of the And 7 and 9 elements, respectively. The second input element And 7 receives a signal from the control bus 22. The second input element And 9 - the signal from the control bus 22 is fed through the inverter 23. The signals from the outputs of the elements 7 and 9 are output to the inputs of the element OR 12, the output of which the signal goes to the output bus 13. Thus, on the output bus 11, a signal appears equal to the sum of the products of the signal from the third output of the converter 1 to the signal inversion from the control bus 22, and the signal from the fourth output of the converter 1 to the signal from the control bus 22. On output bus 13, a signal appears. l equal to the sum of the products of the third output of converter 1 per signal from the control bus 22 and the signal from the fourth output of converter 1 to the signal inversion from the control bus 22. On the output buses 11 and 13, signals are generated to control forward and reverse second actuator. At the same time, the appearance of a signal either on the output bus 11 or on the output bus 13 is a function of the presence of a signal on the control bus 22. Thus, the invention makes it possible to reverse the four-step sequence of operations of two executive mechanisms by changing the logic signal on the control bus that expands the functionality of the logic device. The invention is a logical device containing a converter, the first and second 9 INPUTS of which are connected respectively to the first and second main input buses, and the first and second outputs are connected respectively to the first and second main output buses, as well as the inverter and the elements AND and OR, characterized by that, in order to expand the functionality, the third output of the converter is connected to the first inputs of the first and second elements AND, and the fourth output is connected to the first inputs of the third and fourth elements And, while the outputs of the first and third elements And connected to the inputs of the first element OR, the output of which is connected to the first additional output bus, and the outputs of the second and fourth elements And connected to the inputs of the second element OR, the output of which is connected to the second additional output bus, the first the inputs of the fifth and sixth elements And are connected to the first additional input bus, and the first inputs are seventh. The second and eighth elements AND are connected to the second additional input bus, while the outputs of the fifth and seventh elements AND are connected to the inputs of the third OR element, the output of which is connected to the third input of the converter, the fourth input of which is connected to the output of the fourth OR element, whose inputs are connected to the outputs of the sixth and eighth elements And, the control bus is connected to the second inputs of the second, third, sixth and seventh elements And, and through the inverter to the second inputs of the first, fourth, fifth and eighth elements in I. Sources of information taken into account during the examination 1. USSR Copyright Certificate No. 595859, cl. And 03 K, 07/19/76. 2. Патент Великобритании № 1307381 кл. G 3 N, 21.02.73(протоIL2. Patent of Great Britain No. 1307381 cl. G 3 N, 02.21.73 (PROIL nn « " 1515 aa ;j; j ftft
SU803008469A 1980-11-21 1980-11-21 Logic device SU938285A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU803008469A SU938285A1 (en) 1980-11-21 1980-11-21 Logic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU803008469A SU938285A1 (en) 1980-11-21 1980-11-21 Logic device

Publications (1)

Publication Number Publication Date
SU938285A1 true SU938285A1 (en) 1982-06-23

Family

ID=20927641

Family Applications (1)

Application Number Title Priority Date Filing Date
SU803008469A SU938285A1 (en) 1980-11-21 1980-11-21 Logic device

Country Status (1)

Country Link
SU (1) SU938285A1 (en)

Similar Documents

Publication Publication Date Title
SU938285A1 (en) Logic device
JPS5446463A (en) Pre-scaler
SU808940A1 (en) Discrete displacement transducer
KR890016778A (en) Analog / digital converter
SU365035A1 (en) ANALOG-DIGITAL CONVERTER
SU987529A1 (en) Device for determination of movement speed and direction
SU1497733A2 (en) Switch
SU574738A1 (en) Phase-to-time interval converter
SU1448406A1 (en) Majority element
SU750468A1 (en) Pulse synchronising device
SU720453A1 (en) Phase-to-time interval converter
SU780217A1 (en) Device for dynamic monitoring of reception of single-polar code pulses in system with active zero
SU526941A1 (en) A device for selecting beats
SU550662A1 (en) Motion Converter to Code
SU448463A1 (en) Asynchronous computer
SU1638797A1 (en) Controlled distributor
SU995325A1 (en) Adaptive switching device
SU499676A1 (en) Pulse memory device
SU756659A1 (en) Matrix signal generator
SU842761A1 (en) Pneumatic pulse counter
SU1336062A1 (en) Device for checking object shift
SU686146A1 (en) Multifunction logic element
SU945861A1 (en) Multifunctional logic module
SU826280A1 (en) Multichannel device for programme-control
SU571822A1 (en) Device for determining code change