SU932478A2 - Digital generator of orthogonal functions - Google Patents

Digital generator of orthogonal functions Download PDF

Info

Publication number
SU932478A2
SU932478A2 SU802929157A SU2929157A SU932478A2 SU 932478 A2 SU932478 A2 SU 932478A2 SU 802929157 A SU802929157 A SU 802929157A SU 2929157 A SU2929157 A SU 2929157A SU 932478 A2 SU932478 A2 SU 932478A2
Authority
SU
USSR - Soviet Union
Prior art keywords
code
register
functions
function
additional
Prior art date
Application number
SU802929157A
Other languages
Russian (ru)
Inventor
Владимир Александрович Зенцов
Original Assignee
Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова(Ленина)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова(Ленина) filed Critical Ленинградский Ордена Ленина Электротехнический Институт Им.В.И.Ульянова(Ленина)
Priority to SU802929157A priority Critical patent/SU932478A2/en
Application granted granted Critical
Publication of SU932478A2 publication Critical patent/SU932478A2/en

Links

Landscapes

  • Error Detection And Correction (AREA)

Description

II

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано дл  спектрального и коррел ционного анализа случайных процессов,в аппаратуре сжати  и уплотнени  информации, фильтрации, помехоустойчивого кодировани , дл  анализа и обработки звуковых видеосигналов .The invention relates to automation and computing, can be used for spectral and correlation analysis of random processes, in compression and compaction equipment, filtering, error-correcting coding, for analyzing and processing audio video signals.

По основному авт. св. № 809124 известен цифровой генератор ортогональных функций, содержащий кольцевой регистр сдвига номера функции, регистр аргумента, регистр сдвига, элемент И, одноразр дный регистр сдвига, блок преобразовани  пр мого кода в дополнительный, два триггера, сумматор по модулю два и блок формировани  пачек импульсов, причем .выход кольцевого регистра сдвига номера функции подключен к единичному входу первого триггера и первому входу сумматора по модулю два, выход которогоAccording to the main author. St. No. 809124, a digital orthogonal function generator is known, comprising a ring shift register of a function number, an argument register, a shift register, an AND element, a one-bit shift register, a direct to additional conversion unit, two triggers, a modulo-two adder, and a unit of pulse trains, moreover. the output of the ring shift register function number is connected to the single input of the first trigger and the first input of the modulo two adder, the output of which

Claims (3)

подключен к единичному входу второго триггера, а второй вход и вход одноразр дного регистра сдвига подключены к выходу регистра сдвига, входы разр дов регистра сдвига подключены к .выходам одноименных разр дов регистра аргумента, а Тактевый вход - к выходу элемента И, вход блока формировани  пачек импульсов  вл етс  тактовым входом генератора, первый выход подключен к тактовому входу кольцевого регистра сдвига номера функции, а второй выход к первому входу элемента И, второй вход элемента И подключен к единичному выходу первого триггера, выход одноразр дного регистра сдвига подключен к управл ющему, а выходы разр дов регистра сдвига - к входам одноименных разр дов блока преобразовани  пр мого кода в дополнительный, выходы второго триггера, одноразр дного регистра сдвига и блока преобразовани  пр мого кода а дополнительный  вл ютс  выходами генератора 1. 3932478 Недостатком известного генератора  вл ютс  ограниченные функциональные возможности, так как он не может генерировать кусочно-квадратические функции.5 Цель изобретени  - расширение функциональных возможностей цифрового генератора ортогональных функций, состо щее в возможности генерировани  кусочно-квадратических функций. Ю Поставленна  цель Достигаетс  тем, что Цифровой генератор ортогональных функций содержит дополнительный блок преобразовани  пр мого кода в дополнительный и множительный блок, при- 15 чем выходы разр дов регистра сдвига подключены к первой группе входов множительного блока и через дополнительный блок преобразовани  пр мого кода в дополнительный - к второй 20 группе входов множительного блока, выходы которого  вл ютс  дополнительными выходами генератора. На фиг. 1 представлена функциональна  схема цифрового генератор ор-25 тогональных функций; на фиг. 2 показаны системы ортогональных функций Шаудера ($) и кусочно-квадратических функций ((,) .I Цифровой генератор ортогональных зд функций содержит кольцевой регистр 1 сдвига номера функции, регистр 2 аргумента , регистр 3 сдвига, одноразр дный регистр сдвига, блок 5 преобразовани  пр мого кода в дополни- . тельный, триггеры 6 и 7, суммматор 8 по модулю два, элемент И 9, блок 10 формировани  пачек импульсов, тактовый вход 11 генератора, дополнительный блок 12 преобразовани  пр мого кода в дополнительный, множительный блок 13, выходы 14-17 генератора. Система ненормированных, трехзначных ортогональных функций Хаара Hi(x), генерируемых в предлагаемом генерато-, ре, определ етс  следующим образом: HO(X) 1; Г-«-1, при хе вр,, Н.(х)Нр. (х) J-1, при хеСр ; riIn ...., О, при хе 2р., номер группы функгде ,2N ций (пор док функций ) ; Р-1 номер функции в ,1,...,2 -1 группе р; сквозной номер функции; ней фун и о пам ций фун ром р d кус вед мер лом ста при А фун дл  дей еди обн выч tspi - двоичный отрезок Г 1; iH . Р - ДВОИЧНЫЙ отрезок 14 U-1 р1-7 - и Pi - двоичный отрезок Г i iaP- iP- ) Система треугольных кусочно-линых функций Шаудера состоит из кций с максимальным значением 1 предел етс  следующим образом: Soo(x) HO(X) 1; S(j(x) . X 2 (x-prr при S(x)Sp. (х) 2 (pTj-x) при х-вКр- при хёВр. Обе системы функций стро тс  групи , кажда  р-а  группа содержит функций. Система кусочно- квадратических функС (х) строитс  группами с 2 кци ми в каждой группе с номер: ЧосМ HO{X) 1-, Чо(х) So(x) Х-, М Чрг.(х) (х х) ; , ; хёСр-, 1,2,,..,N; i 0,1,...,2- -1, I. Первые дев ть функций системы очно-квадратических функций приены на фиг. 2. В рассматриваемом генераторе ноd кодируетс  двоичным чисoL , otft,... , djf Аргумент х предвлен двоичным кодом Х,Хп Х, этом в общем случае т7/п. лгоритмы вычислени  значений кций Хаара и Шаудера с номером d аргумента х свод тс  к следующим стви м. 1. Дл  функций Хаара. Осуществл етс  поиск первой слева ницы в коде dl. Если единица не аружена, то р О, Нд((х) 1, и ислени  прекращаютс . Если в разр де с номером q обнару жена единица, то вычисл етс  логичес ка  функци  О ПРИ VA ( ...Vcin«Xo.. Q 1, то Н(х) х; О, и вычис Если Q О, то лени  заканчиваютс , Хр кода аргумен анализируетс  разр д та: Г н-1 при X Н(х) -1 при Хр 1 и на этом вычислени  заканчиваютс . connected to the single input of the second trigger, and the second input and input of the one-bit shift register are connected to the output of the shift register, the inputs of the shift register bits are connected to the outputs of the same bits of the register of the argument, and the clock input to the output of the I element, the input of the pack formation unit the pulses are the clock input of the generator, the first output is connected to the clock input of the annular shift register of the function number, and the second output to the first input of the And element, the second input of the And element is connected to the single output of the first trig the memory, the output of the one-bit shift register is connected to the control one, and the outputs of the bits of the shift register are connected to the inputs of the same-named bits of the direct code to additional conversion unit, the outputs of the second flip-flop, single bit shift register and the direct code conversion unit, and the additional ones are Outputs of generator 1. 3932478 A disadvantage of the known generator is its limited functionality, since it cannot generate piecewise quadratic functions. 5 The purpose of the invention is to enhance the functionality This is a digital generator of orthogonal functions, consisting in the possibility of generating piecewise quadratic functions. Target goal Achieved by the fact that the Digital generator of orthogonal functions contains an additional block for converting a direct code to an auxiliary and a multiplier block, with the outputs of the shift register bits being connected to the first group of inputs of a duplicating block and through an additional block for converting a direct code into an additional - to the second group of 20 inputs of the multiplying unit, the outputs of which are additional outputs of the generator. FIG. 1 shows a functional diagram of a digital generator or-25 togonal functions; in fig. 2 shows the systems of orthogonal Schauder functions ($) and piecewise quadratic functions ((,). I The digital generator of orthogonal functions here contains a ring register 1 shift function numbers, a register 2 arguments, a shift register 3, a single-bit shift register, block 5 additional code, triggers 6 and 7, totalizer 8 modulo two, element 9, block 10 forming a pulse train, clock input 11 of the generator, additional block 12 converting the direct code into additional multiplying block 13, outputs 14 -17 generator. Sis The term of the unnormalized, three-valued orthogonal Haar functions Hi (x), generated in the proposed generator, re, is defined as follows: HO (X) 1; G - "- 1, when he, N. (x) Hp. ( x) J-1, with hecr; riIn ...., O, with heh 2p., the number of function groups, 2N functions (order of functions); P-1 number of the function b, 1, ..., 2 -1 group p; pass-through function number; its function and memory with function p d cus ved measure one at A func tion for one unit of calculation tspi — the binary segment Γ 1; ih P - BINARY segment 14 U-1 p1-7 - and Pi - binary segment Г i iaP- iP-) The system of triangular piecewise Schauder functions consists of ctions with a maximum value of 1 defined as follows: Soo (x) HO (X ) one; S (j (x). X 2 (x-prr with S (x) Sp. (X) 2 (pTj-x) with x -vcr- with xeVr. Both systems of functions are constructed by groups, each p-group contains The system of piecewise quadratic functions (x) is constructed by groups with 2 kts in each group with the number: ChoM HO (X) 1-, Cho (x) So (x) X-, M Chr. (x) (x );,; xoCr-, 1,2 ,, .., N; i 0,1, ..., 2-1, I. The first nine functions of the system of intra-quadratic functions are derived in Fig. 2. In the considered The nod generator is encoded with a binary number L, otft, ..., djf Argument x is prefixed with the binary code X, Xn X, this is generally m7 / p. The algorithms for calculating the values of Haur and Schauder with argument d is omited by the following d. 1. For the Haar functions. It searches for the first left in the code dl. If the unit is not loaded, then p 0, Nd ((x) 1, and the measurements stop. If If the unit number q is found to be one, then the logical function O PRA VA is calculated (... Vcin "Xo .. Q 1, then H (x) x; O, and compute If Q O, then laziness ends, Xp code The argument analyzes the bit: G n-1 at X H (x) -1 with Xp 1, and this is where the calculation ends. 2. Дл  функции Шаудера. Осуществл етс  поиск первой слева единицы в коде А. Если едуница не об наружена, то р « О, 5д(х) X, и вычислени  прекращаютс . Если в разр де q обнаружена едини ца, то вычисл етс  логическа  функци  Q. Если Q 1 , то Sjji(x) О, и вычислени  прекращаютс . Если (, ТО анализируетс  разр д- хр кода аргу мента: при Хр О значение SJJL(X) получаетс  СДВ14ГОМ кода аргумента на р .разр дов влево и считыванием результата в пр мом коде, при Хр 1 значение S{JL(X) получаетс  сдвигом кода аргумента на р разр дов влево и считыва нием результата в дополнительном коде. 3. Дл  системы кусочно-квадратиче ких функций. Значение функции (х) на отрезке может быть получено перемножением пр мого и дополнительного кодов аргумента х, сдвинутых влево на р - 1 разр дов: . q«-)( Hl« t%iT|.v Vw xe бр,. Можно предложить следующий алгоритм вычислений. Осуществл етс  поиск слева единицы в коде d. Если еди ница не обнаружена, то р О, Ч (х) X, и вычислени  прекращаютс . Если в разр де q обнаружена единица , то вычисл етс  логическое значение Q. Если Q 1 , то %(,(х) О, Ер г и вычислени  прекращаютс . Если Q О, то независимо от знамени  Хр р-го разр да кода аргумента х он сдвигаетс  на р - 1 разр дов, результат считываетс  одновременно как в пр мом, так и в дополнительном кодах, которые перемножаютс  как двоичные коды. В результате умножени  подучаетс  искомое значение ) , Рассмотренные алгоритмы вычислени  значений трех функций с одинаковым значением номера функции d совмещаютс . Генератор работает следующим образом . Три значени  jjix), ) и /oi,(x) вычисл ютс  за п ,+ 1 тактов работы генератора. При фиксированном значении кольцевого регистра 1 сдвига номера функции cl. вычисл ютс  одновременно все три значени  функций. Затем содержимое регистра 1 увеличиваетс  на единицу и вновь повтор етс  цикл вычислени  очередных трех значений функций. После вычислени  всех 2 значений функций можно изменить содержимое регистра 2 аргумента и начать вычислени  дл  этого нового значени  . В исходном состо нии на регистре 1 установлен код номера функции, на регистре 2 - код аргумента, на регистре и триггерах 6 и 7 установлен нулевой код. На вход 11 начинают поступать тактовые И1 пульсы. Содержимое регистра 2 по первому тактовому импульсу переписываетс  в регистр 3. С первого выхода блока 10 на тактовый вход регистра 1 поступает сери  из п импульсов. С второго выхода блока .вход элемента И 9 поступает сери  из п -ь 1 импульсов.. Импульсы, поступающие с выхода блока 10. на тактовый вход регистра 1, вызывают циклический сдвиг его содержимого влево. Пока по цепи циклического переноса циркулируют нули, триггер 6 остаетс  в положении О, а элемент И 9 остаетс  закрытым. На q-oM такте перва  единица кода номера функции переписываетс  из край- . него левого разр да регистра 1 в крайний правый разр д, а триггер 6 переводитс  в положение 1. Открываетс  элемент И 9. Теперь управл ющие импульсы с второго выхода блока 10, пройд  открытый элемент И 9 поступают на тактовый вход регистра 3 и вызывают сдвиг влево его содержимого Каждый управл ющий импульс вызывает теперь поступлекме на входы сумматора 8 по модулю два значений соответствующих разр дов кода номера фун ции и кода аргумента, а на его выходе вычисл етс  логическое значение Q, запоминаемое триггером 7. При Q 1 (после п-го управл ющего импульса) все три функции имеют нулевое значение, что определ етс  состо нием выхода 14, независимо от состо ний выходов 15-17. После прекращени  подачи управл ющих импульсов на тактовый вход ре гистра 1 на нем находитс  прежнее зна чение кода номера функции. Управл ющие импульсы с (q « 1)-го по п-ый поступившие с второго выхода блока 10 через открытый элемент И 9 на так товый вход регистра 3, вызывают сдви влево его содержимого на р - 1 разр дов . На п-ом такте в множительном блоке 13 производитс  умножение содержи мого регистра 3 (р« X,jJjO..,0,) на дополнительный код (1-,Хр,. ... .0 содержимого регистра 3, поступающий с выходов блока 12, В этот момент на выходы 17 по вл етс  значение функции ). Последний n+1-ый импульс вызывает еще один сдвиг содержимого регистра и на одноразр дном регистре t сдвига оказываетс  разр д Хр кода аргумента Если на выходе регистра 4 отсутст вует сигнал, то значение функции Хаара равно +1, а если сигнал имеет с , то значение функции равно -1. Од новременно выход регистра 4 управл ет работой блока 5 преобразовани  пр мого кода в дополнительный: если на выходе регистра 4 сигнал отсутствует , то на выходах 16 блока 5 устанавливаетс  пр мой код +1 . содержимое регистра 3, а если на выходе регистра 4 имеетс  сигнал, то на выходах 16 устанавливаетс  дополнительный код 1 -. содержимого регистра 2. For Schauder function. The unit is searched for the first from the left in code A. If the unit is not detected, then p О O, 5e (x) X, and the calculations are terminated. If a unit is detected in bit q, then the logical function Q is computed. If Q 1, then Sjji (x) O and the computations cease. If (, the TO is analyzed by the discharge of the d-xp code of the argument: for Xp O, the value of SJJL (X) is obtained by adding the code of the argument code SD to the left and reading the result in the forward code, for Xp 1, the value S {JL (X) is obtained by shifting the code of the argument by p bits to the left and reading the result in the additional code 3. For a system of piecewise quadratic functions. The value of the function (x) on the segment can be obtained by multiplying the direct and additional codes of the argument x shifted left by p - 1 bit: .q "-) (Hl" t% iT | .v Vw xe br., You can suggest the following algorithm There is a search for the left unit in the code d. If no unit is found, then p O, H (x) X, and the calculation stops. If unit is detected in bit q, then logical value Q is calculated. If Q 1, then% (, (x) О, Ер г and calculations cease. If Q О, then regardless of the xp mark of the p-th digit of the argument code x, it is shifted by p - 1 bits, the result is read at the same time as in the forward, so and additional codes that are multiplied as binary codes. As a result of multiplication, the desired value is obtained). The considered algorithms for calculating the values of three functions with the same value of the function number d are combined. The generator works as follows. Three values jjix),) and / oi, (x) are calculated by n, + 1 clock cycles of the generator. For a fixed value of the ring register 1 shift function number cl. all three function values are calculated simultaneously. The contents of register 1 are then incremented by one, and the cycle of calculating the next three function values is repeated. After calculating all 2 function values, you can change the contents of register 2 argument and start calculating for this new value. In the initial state on register 1, the code of the function number is set, on register 2, the code of the argument, on the register and triggers 6 and 7, the zero code is set. At input 11, I1 heartbeats begin to arrive. The contents of register 2 are rewritten to register 3 by the first clock pulse. From the first output of block 10, a clock input of register 1 is fed into a series of n pulses. From the second output of the block. The input of the element And 9 enters a series of n - 1 pulses .. The pulses coming from the output of the block 10. to the clock input of the register 1, cause the cyclical shift of its contents to the left. As long as the zeros circulate along the cyclic transfer chain, the trigger 6 remains in the O position, while the AND 9 element remains closed. On the q-oM cycle, the first unit of the function number code is rewritten from the edge-. it is the left bit of register 1 to the rightmost bit, and the trigger 6 is moved to position 1. Element 9 is opened. its contents Each control pulse now modulo two inputs of the adder 8 modulo two values of the corresponding bits of the function number code and the argument code, and its output calculates the logical value Q remembered by trigger 7. At Q 1 (after the n-th manager th pulse), all three functions have a zero value, as determined by the output state Niemi 14, regardless of conditions of outputs 15-17. After the cessation of the supply of control pulses to the clock input of register 1, the value of the code of the function number is found on it. The control pulses from (q < 1) -th to n-th received from the second output of block 10 through the open element I 9 to the input input of register 3 cause a shift to the left of its contents by p - 1 bits. On the n-th cycle in the copying unit 13, the contained register 3 (p "X, jJjO .., 0,) is multiplied by an additional code (1-, Хр, ... ... 0 of the contents of register 3, coming from the outputs of the block 12, At this point, function value appears at outputs 17). The last n + 1th pulse causes another shift of the register contents and on the one-bit shift register t the bit Xp of the argument code appears. If there is no signal at the output of register 4, then the value of the Haar function is +1, the function value is -1. At the same time, the output of register 4 controls the operation of the direct code to additional code conversion unit 5: if there is no signal at the output of register 4, then the direct code +1 is set at the outputs 16 of unit 5. the contents of register 3, and if there is a signal at the output of register 4, then an additional code 1 is set at outputs 16. register contents 3. Таким образом , на выходах 15, 16 формируютс  значени  функций Хаара и Шаудера. Предлагаемый генератор имеет более широкие функциональные возможности по сравнению с прототипом, так как он вычисл ет нар ду с значени ми кусочно-посто нных функций Хаара и кусочно-линейных функций Шаудера и значени  кусочно-квадратических функций , имеющих значительно лучшие . аппроксимационные свойства. Формула изобретени  Цифровой генератор ортогональных функций по авт. св. № 809124, отличающий с  -тем, что, с целью расширени  функциональных возможностей , состо щего в возможности генерировани  кусочно-квадратических функций, он содержит дополнительный блок преобразовани  пр мого кода в дополнительный и множительный блок, причем выходы разр дов регистра сдвига подключены к первой группе входов множительного блока и через дополнительный блок преобразовани  пр мого кода в дополнительный - к второй группе входов множительного блока, выходы которого  вл ютс  дополнительными выходами генератора. Источники информации, прин тые во внимание при экспертизе 1, Авторское свидетельство СССР № 809124, кл. G 06. F 1/02, 1979 (прототип),3. Thus, at the outputs 15, 16, the values of the functions of the Haar and Schauder are formed. The proposed generator has wider functional capabilities in comparison with the prototype, since it calculates, along with the values of piecewise constant Haar functions and piecewise linear functions of Schauder, and the values of piecewise quadratic functions that have significantly better ones. approximation properties. The invention of the digital generator of orthogonal functions on the author. St. No. 809124, distinguished with the topic that, in order to expand the functionality of the ability to generate piecewise quadratic functions, it contains an additional block for converting a direct code into an additional and multiplying unit, the outputs of the shift register bits are connected to the first group inputs of the multiplying block and through the additional block of conversion of the direct code into the additional one - to the second group of inputs of the multiplying block whose outputs are the additional outputs of the generator. Sources of information taken into account in the examination 1, USSR Author's Certificate No. 809124, cl. G 06. F 1/02, 1979 (prototype), (pue.J (pue.J
SU802929157A 1980-05-23 1980-05-23 Digital generator of orthogonal functions SU932478A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802929157A SU932478A2 (en) 1980-05-23 1980-05-23 Digital generator of orthogonal functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802929157A SU932478A2 (en) 1980-05-23 1980-05-23 Digital generator of orthogonal functions

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU809124 Addition

Publications (1)

Publication Number Publication Date
SU932478A2 true SU932478A2 (en) 1982-05-30

Family

ID=20897550

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802929157A SU932478A2 (en) 1980-05-23 1980-05-23 Digital generator of orthogonal functions

Country Status (1)

Country Link
SU (1) SU932478A2 (en)

Similar Documents

Publication Publication Date Title
CN110377267B (en) Signed number adder/subtracter based on probability calculation concentrated sequence
US3495076A (en) Apparatus for computing statistical averages
SU932478A2 (en) Digital generator of orthogonal functions
US5008850A (en) Circuitry for multiplying binary numbers
CN113031917B (en) High-speed probability calculation multiplier and calculation method
US3990071A (en) Data transmission system using frequency permutation codes
SU849224A1 (en) Device for computing walsh function spectrum
SU864274A1 (en) Digital orthogonal function generator
SU1013953A1 (en) Exponential function computing device
SU752340A1 (en) Information checking device
SU1756887A1 (en) Device for integer division in modulo notation
SU935814A1 (en) Device for determination of random process resolution spectral coefficient for haar functions
SU934469A1 (en) Device for computing logarithmic functions
SU1686437A1 (en) Conveying device for calculating sums of products
SU600740A1 (en) Arrangement for coding information by cyclic code
SU935969A1 (en) Digital polygonal approximator
SU894720A1 (en) Function computing device
SU824212A1 (en) Device for testing m-sequence shaper
SU479111A1 (en) A device for simultaneously performing arithmetic operations on a set of numbers
SU477420A1 (en) Processor for online correlation analysis
SU888110A1 (en) Secuential multiplying device
SU410381A1 (en)
SU1637013A1 (en) Threshold gate
SU446063A1 (en) Fourier digital spectrum generator
SU807320A1 (en) Probability correlometer