SU920728A1 - Устройство переменного приоритета - Google Patents
Устройство переменного приоритета Download PDFInfo
- Publication number
- SU920728A1 SU920728A1 SU802952047A SU2952047A SU920728A1 SU 920728 A1 SU920728 A1 SU 920728A1 SU 802952047 A SU802952047 A SU 802952047A SU 2952047 A SU2952047 A SU 2952047A SU 920728 A1 SU920728 A1 SU 920728A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- register
- elements
- input
- control code
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Description
(З) УСТРОЙСТВО ПЕРЕМЕННОГО ПРИОРИТЕТА
1
Изобретение относитс к вычислительной технике, в частности к устройствам управлени приоритетами сигналов прерывани .
Известно устройство переменного приоритета, содержащее буфер масок, регистр масок, регистр за вок, блок элементов И, регистр обслуживани , элемент ИЛИ-НЕ, блок аварийного останова , сдвиговый регистр, генератор импульсов, элемент И 1.
Недостатком такого устройства вл етс большой объем оборудовани .
Наиболее близким к предлагаемому му по технической сущности и достигаемому результату вл етс устройство приоритета, содержащее блоки хранени кодов приоритетов, коммутатор , дешифраторы, элементы И, две группы элементов ИЛИ, группу элементов НЕ 21.
Недостатком этого устройства вл етс большой объем оборудовани .
Цель изобретени - повышение быстродействи .
Claims (2)
- Поставленна цель достигаетс тем, что а устройство переменного приоритета, содержащее регистр за вок , регистр кодов управлени , шесть элементов И-НЕ, три элемента И, причем первый выход регистра за вок соединен с первыми входами первого элемента И и первого и второго элементов И-НЕ, второй выход регистра за вок соединен с первыми входами второго элемента И и третьего и четвертого элементов И-НЕ, третий выход регистра за вок соединен с первыми входами третьего элемента И и п того и шестого элементов И-НЕ, группа входов регистра за вок вл етс группой информационных входов устройства, введен шифратор, причем единичный выход первого разр да регистра кодов управлени соединен с вторым входом третьего элемента И-ИЕ, единичный выход второго разр да регистра кодов управлени соединен с вторым входом п того элемента И-НЕ, единичный выход третьего разр да регистра кодов управлени соединен с вторым входом шестого элемента И-НЕ, нулевой выход первого разр да регистра кодов управлени соединен с вторым входом первого элемента И-НЕ, нулевой выход второго разр да регистра кодов управлени соединен с вторым входом второго элемента И-НЕ, нулевой вход третьего разр да регистра кодов управлени соединен с вторым входом четвертого элемента И-НЕ, выходы третьего и п того, первого и шестого , второго и четвертого элементов И-НЕ соединены соответственно с вто рым и третьим входами первого, второго и третьего элементов И, выходы которых соединены с входами шифратора , выход которого вл етс ин формационным выходом., устройства. На фигИ приведена структурна схема предложенного устройства; на фиг.2 - таблица кодов управлени и соответствующих им приоритетов за вок. Устройство содержит группу информационных входов 1 устройства, информационный выход 2 устройства, регистр 3 за вок, регистр k кодов управлени , шесть элементов И-НЕ 5 три элемента И 6, шифратор 7. Устройство работает следующим образом. Код управлени , определ ющий пор док приоритетов, программно заноситс в регистр кодов управлени . Соответствие между кодами управлени И пор дками приоритетов представлено в первой и второй колонках таблицы, в третьей колонце записаны услови по влени выходных сигналов, Рассмортим работу устройства, когда код управлени , например 110 фпустим, что сигналы прерывани Хл;.Х2 поступают одновременно. В этом случае сначала на выходе эле мента И 6 по вл етс сигнал Хп, та как элемент И 6 дл сигнала х закрыт выходом элемента И-НЕ Б на вход которого подаетс сигнал единица с единичного выхода первого разр да регистра k кодов управлени а элемент И 6 дл сигнала х, закры выходом элемента И-НЕ 5 на вход ко торого подаетс сигнал едини84 ца с нулевого выхода третьего разр да регистра 4 кодов управлени . Следовательно, при коде управлени 100 сигнал Хп проиходит на выход устройства и закрывает выходы по х, и Хо, т„е. он обладает наивысшим приоритетом. При гашении сигнала прерывани Х(, Тое. при установке второго разр да регистра 3 за вок в нулевое состо ние, следующим на выходе по вл етс сигнал х, так как элемент И 6 дл сигнала xj закрыт выходом элемента И-НЕ 5, на вход которого подаетс сигнал х и единица с нулевого рыхода второго разр да регистра кодов управлени . Следовательно , при отсутствии сигнала х сигнал х проходит на выход и закрывает выход по х-, Тое, при коде управлени 100 он обладает вторым приоритером. Сигнал Хл по вл етс на выходе схемы при гашении сигнала х, так как элемент И 6 дл сигнала Xj открывает только при отсутстви сигналов X . и Хл„ Следовательно, при коде управлени 100 сигнал х Q, обла- дает наименьшим приоритетом, Таким образом, npPi коде управлени 100 будет обеспечен пор док приоритетов сигналов прерывани . Дл изменени пор дка приоритетов необходимо программно изменить код в регистре k ко;цов управлени . При других кодах управлени предлагаемое устройство работает аналогично описанному выше. Коды управлени 010 и 101 вл ютс запрещенными. Запрещенный код это такой код управлени , при котором два или несколько сигналов прерывани имеют одинаковый приоритет. Сигналы X ; Х(,; Хл поступают на вход шифратора 7. Код с выхода шифратора 7 можно использовать дл определени подпрограммы прерывани . Применение изобретени позвол ет повысить быстродействие устройства за счет того, что врем реакции устройства не зависит от пор дка приоритетов и числа сигналов прерывани и вл етс минимальным дл данной элементной базы. Формула изобретени Устройство переменного приоритета , содержащее регистр за вок, регистр кодов управлени , шесть элементов И-НЕ, три элемента И, причем первый выход регистра за вок соединен с первыми входами первого элемета И и первого и второго элементов И-НЕ, второй выход регистра за вок соединен с первыми входами второго элемента И и третьего и четвертого элементов И-НЕ, третий выход регистра за вок соединен с первыми входами третьего элемента И и п того и шестого элементов И-НЕ,группа входов регистра за вок вл етс 2 группой информационных входов устройства , отличающеес тем, что, с целью повышени быстродействи , устройство содержит шифратор , причем единиОДый выход первого разр да регистра кодов управлени соединен с вторымвходом третьего элемента И-НЕ,. единичный выход второго разр да регистра кодов управлени соединен с вторым входом п того элемента И-НЕ, единичный выход третьего разр да регистра кодов управлени соединен с вторым входомшестого элемента И-НЕ, нулевой о ход первого разр да регистра кодов управлени соединен с вторым входом первого элемента И-НЕ, нулевой выход второго разр да регистра кодов управлени соединен с вторым входом второго элемента И-НЕ, нулевой выход третьего разр да регистра кодов управлени соединен с вторым входом четвертого элемента И-НЕ, выходы третьего и п того, первого и.шестого , второго и четвертого элементов И-НЕ соединены соответственно с втог и третьим входами первого, втр- рого и третьего элементов И, выходы которых соединены с входами шифратора , выход которого вл етс информационным выходом устройства.Источники информации, прин тые во внимание при экспертизе1,Авторское свидетельство СССР rf 25178, кл. G 06 F 9/18, 197.
- 2.Авторское свидетельство СССР №674023, кл. G 06 ЯЭ/18,1977 (прототип ) .Pug./
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802952047A SU920728A1 (ru) | 1980-07-09 | 1980-07-09 | Устройство переменного приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802952047A SU920728A1 (ru) | 1980-07-09 | 1980-07-09 | Устройство переменного приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU920728A1 true SU920728A1 (ru) | 1982-04-15 |
Family
ID=20906593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802952047A SU920728A1 (ru) | 1980-07-09 | 1980-07-09 | Устройство переменного приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU920728A1 (ru) |
-
1980
- 1980-07-09 SU SU802952047A patent/SU920728A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ATE14250T1 (de) | Mehrrechner-datenverarbeitungssystem. | |
KR830007002A (ko) | 디지탈 신호 처리장치 | |
SU920728A1 (ru) | Устройство переменного приоритета | |
ATE74223T1 (de) | Elektronische registrierkasse. | |
ATE19839T1 (de) | Mehrzweck-chip. | |
JPS5246749A (en) | Noise eliminator | |
EP0750399A3 (en) | Cyclic redundancy encoder | |
JPS57210767A (en) | Picture magnifying system | |
SU911511A1 (ru) | Устройство дл сравнени чисел | |
JPS5549759A (en) | Signal processing system | |
JPS535944A (en) | Multi-system computer system constituted by simultaneous access prevention system of same data block | |
JPS56149627A (en) | Fault informing system among plural devices | |
JPS5739441A (en) | Interruption priority deciding system | |
SU1462306A1 (ru) | S-й сумматор | |
JPS57202153A (en) | Pattern detecting circuit | |
SU955028A1 (ru) | Устройство дл выделени числового интервала | |
JPS5217734A (en) | Data input-output control processing unit | |
SU873243A1 (ru) | Устройство дл обработки прерываний | |
SU1180892A2 (ru) | Многоканальное устройство дл обслуживани запросов со сменными кодами приоритетов | |
SU435565A1 (ru) | Устройство для защиты памяти | |
JPS56101229A (en) | Computer system | |
JPS5489538A (en) | Rom output control system | |
Chandra | Fault tolerant microcomputer based alarm annunciator for Dhruva reactor | |
KR840000841A (ko) | 단일코드에 의한 한글 정보처리 방법 | |
JPS5786924A (en) | Timer device |