SU913614A1 - Redundancy device - Google Patents

Redundancy device Download PDF

Info

Publication number
SU913614A1
SU913614A1 SU802959786A SU2959786A SU913614A1 SU 913614 A1 SU913614 A1 SU 913614A1 SU 802959786 A SU802959786 A SU 802959786A SU 2959786 A SU2959786 A SU 2959786A SU 913614 A1 SU913614 A1 SU 913614A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
channel
trigger
inequality
Prior art date
Application number
SU802959786A
Other languages
Russian (ru)
Inventor
Oleg S Gorbachev
Evgenij I Zhukov
Lev I Shapiro
Oleg V Shcherbakov
Original Assignee
Oleg S Gorbachev
Zhukov Evgenij
Shapiro Lev
Oleg V Shcherbakov
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oleg S Gorbachev, Zhukov Evgenij, Shapiro Lev, Oleg V Shcherbakov filed Critical Oleg S Gorbachev
Priority to SU802959786A priority Critical patent/SU913614A1/en
Application granted granted Critical
Publication of SU913614A1 publication Critical patent/SU913614A1/en

Links

Landscapes

  • Logic Circuits (AREA)

Description

Изобретение относится к вычислительной технике и может быть использовано в управляющих машинах и устройствах автоматики.The invention relates to computing and can be used in control machines and automation devices.

Известны резервированные устройства, состоящие из резервируемых бпоков, ма— 3 жоритарного элемента, ключей и элемента равнозначности [1].There are known redundant devices consisting of reserved bpocks, a ma- 3 zhoritarny element, keys, and an equivalence element [1].

Однако для этого устройства характерна недостаточно вью окая надежность вследствие того, что появляющиеся отказы в отключаемых блоках влияют на работу всего устройства.However, this device is characterized by insufficient twist reliability due to the fact that the occurring failures in switchable units affect the operation of the entire device.

Наиболее близким к предлагаемому по технической сущности является резервированное устройство по η каналов, в котором имеется общий элемент ИЛИ ив каждом канале резервируемый блок, соединенный через мажоритарный элемент с сол ответствующим ключом, элемент неравнозначности, элемент И, триггер и элемент ИЛИ. Выход резервируемого блока каждого канала соединен с первым входом эле2The closest to the proposed technical entity is a redundant device on η channels, in which there is a common OR element, and in each channel there is a redundant block connected through a majority element withl corresponding key, unequality element, AND element, trigger and OR element. The output of the reserved block of each channel is connected to the first input ele2

мента неравнозначности. Второй вход эле· мента неравнозначности подключен к выходу резервируемого блока (и +1)-го канала, а его третий вход - к Выходу элемента И, Первый вход которого соединен с соответствующим входом элемента И (п +1)-го канала и выходом триггера (п+2)-го канала, второй вход элемента И соединен ,с выходом триггера (п +1)-го канала и соответствующим входом эпемента И (п +2)-го канала. Выход элемента неравнозначности каждого канала подключен к входу -триггера, другой вход которого соединен с шиной сброса, а выход - с соответствующим входом общего ,5 элемента ИЛИ и через элемент ИЛИ - со входом соответствующего ключа. Другие входы элементов ИЛИ всех каналов соеди-г йены с управляющими шинами. Выходом устройства является выход общего элемента ИЛИ [2 3.inequality. The second input of the inequality element is connected to the output of the redundant unit (and +1) of the channel, and its third input is connected to the output of the element I, the first input of which is connected to the corresponding input of the element AND (n +1) of the channel and the output of the trigger (n + 2) -th channel, the second input of the element I is connected to the output of the trigger (n +1) -th channel and the corresponding input of the epement And (n +2) -th channel. The output of the inequality element of each channel is connected to the trigger input, the other input of which is connected to the reset bus, and the output to the corresponding input of the common , 5 OR elements and through the OR element to the input of the corresponding key. Other entrances of the elements OR of all channels of a combi-yen with control tires. The output of the device is the output of the common element OR [2 3.

В данном устройстве недостаток пред..Шествутацего устройства, заключающийсяIn this device, the disadvantage ... of the previous device, which consists

в резком уменьшении надежности устрой3 913614 4in a sharp decrease in the reliability of the device3 913614 4

ства при отказе одного из Споков, устранен путем выявления Неравенства сигналов, выдаваемых резервированными блоками при отказе одного из них и управления ключевыми элементами, установленными в 5 цепи эмиттерного питания элементов мажоритарного органа и позволяющими отключать одновременно два блока, один из которых исправен, другой - неисправен.in case of failure of one of the Spocks, eliminated by identifying the Inequality of signals issued by redundant blocks in case of failure of one of them and controlling the key elements installed in 5 emitter supply circuits of the majority organ and allowing two units to be disconnected at the same time, one of which is healthy, the other is faulty .

Недостатком данного устройства явпя- ю ется большое потребление мощности питания вследствие постоянного подключения к источникам питания всех п резервируемых блоков.The disadvantage of this device is the high power consumption of the power supply due to the constant connection to the power sources of all n redundant units.

Цель изобретения - снижение потреб- 15 ляемой устройством мощности питания.The purpose of the invention is to reduce the power consumption of a device.

Поставленная цель достигается тем, что в резервированное устройство, содержащее общий элемент ИЛИ и в каждом из в каналов резервируемый блок, соеди—20 ненный через мажоритарный элемент с соответствующим ключом, элемент неравнозначности, элемент И и триггер, причем выход резервируемого блока каждого канала соединен с первым входом эле- 25 мента неравнозначности, второй вход которого подключен к выходу резервируемого блока (п +1)-го канала, а третий вход - к выходу элемента И, первый вход которого соединен с соответствующим зо входом элемента И (в +1)—го канала и выходом триггера (п +2)-го канала, а второй вход - с выходом триггера (п +1)-го канала и соответствующим входом элемента И (п +2)-го канала, при 35 этом выход элемента неравнозначности каждого канала подключен к входу триггера, другой вход которого соединен с шиной сброса, а выход - с соответствующим входом общего элемента ИЛИ, вы- 40 ход которого подключен к выходу устройства, введен дополнительный ключ, первый вход которого соединен с четвертыми входами элементов неравнозначности каждого канала, начиная с второго, и с выходом общего элемента ИЛИ, второй вход - с источником питания, а выход с входами питания резервируемых блоков каждого канала, начиная с третьего.This goal is achieved by the fact that in a redundant device containing a common OR element and in each of the channels there is a redundant block connected through a major element with the corresponding key, an unequal element, And element and a trigger, and the output of the redundant block of each channel is connected to the first input of the element of inequality, the second input of which is connected to the output of the reserved block (n +1) -th channel, and the third input - to the output of the element I, the first input of which is connected to the corresponding input of the element (A + 1) -th output channel and a flip-flop (n + 2) -th channel, and the second input - to the output latch (n + 1) th channel and the corresponding input of the AND gate (n + 2) th channel, 35 this element nonequivalence output of each channel is connected to the input of the trigger, the other input of which is connected to the bus reset, and the output - to the corresponding input of the OR general, you are a course 40 of which is connected to the output of the device, an additional key is entered, which first input is connected with the fourth the inputs of the inequalities of each channel, starting with the second, and with the output of the general of the OR gate, the second input - to a power supply, and output power of each input channel reserved blocks, beginning with the third.

На чертеже представлена блок-схема 50 предлагаемого устройства дпя в —3, где η - число каналов резервирования.The drawing shows a block diagram 50 of the proposed device dpya-3, where η is the number of reservation channels.

Резервированное устройство содержит резервируемые блоки 1, 2 и 3, выходы которых подключены к первым и вторым 55 входам элементов неравнозначности 4,5 и 6 и к мажоритарному элементу 7, выполненному на транзисторных логическихThe redundant device contains redundant blocks 1, 2 and 3, the outputs of which are connected to the first and second 55 inputs of the inequalities 4.5 and 6 and to the majority element 7 performed on transistor logic

элементах ИЛИ-НЕ. Третьи входы элементов неравнозначности 4,5 и 6 соединены с соответствующими элементами И 8,9 и 10, а выходы с первыми входами триггеров 11,12 и 13 подключены ко входам элементов И 9 и 10, 8 и 10,8 и 9 соответственно к соответствующим входам элемента ИЛИ 14 и к управляющим входам соответствующих ключей 15, 16 и 17, соединенных с источником питания 18 устройства. Ключи 15, 16 и 17 установлены в цепи эмиттерного питания логических элементов ИЛИ—НЕ мажоритарного элемента 7. Вторые входы триггеров 11, 12 и 13 соединены с шиной 19. Выход элемента ИЛИ 14 соединен с выходом 20 устройства, с четвертыми входами схем неравнозначности 5 и 6 и первым (управляющим) входом дополнительного ключа 21. Второй вход ключа 21 соединен с источником питания 18, а выход - с входом питания резервируем ого блока 3.elements or not. The third inputs of the inequalities 4.5 and 6 are connected to the corresponding elements And 8.9 and 10, and the outputs with the first inputs of the trigger 11,12 and 13 are connected to the inputs of the elements And 9 and 10, 8 and 10.8 and 9, respectively, to the corresponding the inputs of the element OR 14 and the control inputs of the corresponding keys 15, 16 and 17 connected to the power source 18 of the device. The keys 15, 16 and 17 are installed in the emitter power supply circuit of the logic elements OR — NOT the majority element 7. The second inputs of the flip-flops 11, 12 and 13 are connected to the bus 19. The output of the element OR 14 is connected to the output 20 of the device, to the fourth inputs of the unequality circuit 5 and 6 and the first (control) input of the additional key 21. The second input of the key 21 is connected to the power source 18, and the output to the power input of the redundant unit 3.

Устройство работает следующим образом.The device works as follows.

Перед началом работы устройства импульсом сброса с шины 19 триггеры 11,,Before the device starts to operate, the pulse is reset from the bus 19

12 и 13 устанавливаются в сброшенное состояние "0г. При этом на выходе элемента ИЛИ 14 выдается сигнал *0', свидетельствующий об отсутствии отказавших блоков. Кроме того, этот же сигнал поступает на четвертые входы элементов неравнозначности 5 и 6, блокируя их, и управляющий вход ключа 21. При этом ключ 21 оказывается закрытым, а резервируемый блок 3 - отсоединенным от источника питания 18, вследствие чего мощность от источника питания 18 потребляется только блоками 1 и 2.12 and 13 are set to the reset state "0 g . At the same time, at the output of the element OR 14, a signal * 0 'is output, indicating that there are no failed blocks. In addition, the same signal goes to the fourth inputs of the inequality elements 5 and 6, blocking them, and the control input of the key 21. In this case, the key 21 is closed, and the reserved block 3 is disconnected from the power source 18, as a result of which power from the power source 18 is consumed only by blocks 1 and 2.

При ошибке в информации, появившейся на выходе одного из резервируемых блоков, например 1(2), с выхода элемента неравнозначности 4 выдается сигнал '1', который устанавливает триггер 11 в состояние г1". Сигнал ”1” с выхода триггера 11 поступает на элемент ИЛИ 14, с выхода которого на выход 20 устройства выдается сигнал "1Г, свидетельствующий о появлении ошибки в устройстве. Одновременно этот сигнал поступает на входы элементов неравнозначности 5 и 6 и на управляющий вход ключа 21. При этом элементы неравнозначности разблокируются по четвертому входу, а ключ 21 открывается, и питание от источника 18 поступает на резервируемый блок 3. Так как на выходе резервируемого блока 1 (2)If there is an error in the information appearing at the output of one of the reserved blocks, for example 1 (2), the signal '1' is output from the output of the inequality 4, which sets trigger 11 to the state r 1 ". Signal” 1 ”from the output of trigger 11 goes to the element OR 14, from the output of which to the output 20 of the device, a signal "1 G is output, indicating the appearance of an error in the device. At the same time, this signal is fed to the inputs of the inequality elements 5 and 6 and to the control input of the key 21. At the same time, the inequality elements are unlocked at the fourth input, and the key 21 opens, and power from the source 18 goes to the redundant unit 3. Since the output of the redundant unit 1 (2)

913614 «913614 "

ошибка, то с выходов элементов неравнозначности 4 и 6(4 и 5) выдаются сигналы '1', которые устанавливают триггер 13(12) в состояние *1* Триггер уже находился в состоянии Ί". В результате 5 этого на выходе элемента И 9 (10,8) вырабатывается сигнал, блокирующий работу элемента неравнозначности 5(6,4).. Сигналы '1'с выходов триггеров 11 и~13 (11 и 12) поступают на ключи 15 и 17 «О (15 и 16), которые отключают от источника питания 18 соответствующие транзисторы элементов ИЛИ-НЕ мажоритарного элемента 7.error, then from the outputs of the inequality elements 4 and 6 (4 and 5) the signals '1' are output, which set the trigger 13 (12) to the state * 1 * The trigger was already in the state Ί ". As a result of 5 of this, the output of the And 9 element (10.8) a signal is generated that blocks the operation of the inequality element 5 (6.4) .. Signals' 1's of the outputs of the 11 and 13 flip-flops (11 and 12) are sent to the keys 15 and 17 "O (15 and 16), which disconnect from the power source 18 of the corresponding transistors of the elements OR NOT major element 7.

В предлагаемом устройстве по сравне- 15 нию с известными достигается существенное сокращение потребляемой мощности в период отсутствия ошибки в работе устройства иэ-за отказов резервируемых блоков. Потребление мощности сокращается в 20In the proposed device, in comparison with the known ones, a significant reduction in power consumption is achieved in the period when there is no error in the operation of the device due to failures of redundant units. Power consumption reduced by 20

раз. Использование предлагаемого устройства целесообразно, главным образом, в тех случаях, когда объем оборудования резервируемого блока, а следовательно, и потребляемая мощность больше, 25 чем объем оборудования (мощность) остальных элементов устройства.time. The use of the proposed device is advisable mainly in cases where the amount of equipment of the redundant unit, and hence the power consumption is more, 25 than the amount of equipment (power) of the remaining elements of the device.

Claims (1)

Формула изобретения зоClaims of the invention Резервированное устройство, содержащее общий элемент ИЛИ и в каждом изA redundant device containing a common OR element and in each каналов резервируемый блок, соединенный через мажоритарный элемент с соответствующим ключом, элемент неравнозначности, элемент И и триггер, причем выход резервируемого блока каждого канала соединен с первым входом элемента неравнозначности, второй вход которого подключен к выходу резервируемого блока ( η +1 )-го канала, а третий вход - к выходу элемента И, первый вход которого соединен с соответствующим входом элемента И (п +1)-го канала и выходом триггера (п+2)-го канала, а второй вход — с выходом триггера (п+1)-го канала и соответствующим входом элемента И (п+ +2)-го канала, при этом выход элемента неравнозначности каждого канала подключен к входу триггера, другой вход которого соединен с шиной сброса, а выход с соответствующим входом общего элемента ИЛИ, отличающееся тем, что, с целью снижения потребляемой мощности, в устройство введен дополнительный ключ, первый вход которого соединен с четвертыми входами элементов неравнозначности каждого канала, начиная с второго, и с выходом · общего · элемента ИЛИ, второй вход —' с источником питания, а выход - с входами питания резервируемых блоков каждого канала, начиная с третьего.channels are a reserved block connected via a major element with a corresponding key, an unequal element, an And element and a trigger, and the output of the reserved block of each channel is connected to the first input of the unequal-value element, the second input of which is connected to the output of the reserved block (η +1) -th channel, and the third input is to the output of the element I, the first input of which is connected to the corresponding input of the element And (n + 1) -th channel and the output of the trigger (n + 2) -th channel, and the second input - with the output of the trigger (n + 1) th channel and the corresponding input element AND (n + + 2) -th channel, while the output of the inequality element of each channel is connected to the trigger input, the other input of which is connected to the reset bus, and the output with the corresponding input of the common element OR, characterized in that, in order to reduce the consumed power, an additional key has been entered into the device, the first input of which is connected to the fourth inputs of the inequality elements of each channel, starting from the second, and with the output of the common OR element, the second input - with the power supply, and the output - with the backup power inputs Locks of each channel, starting from the third.
SU802959786A 1980-07-15 1980-07-15 Redundancy device SU913614A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU802959786A SU913614A1 (en) 1980-07-15 1980-07-15 Redundancy device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU802959786A SU913614A1 (en) 1980-07-15 1980-07-15 Redundancy device

Publications (1)

Publication Number Publication Date
SU913614A1 true SU913614A1 (en) 1982-03-15

Family

ID=20909540

Family Applications (1)

Application Number Title Priority Date Filing Date
SU802959786A SU913614A1 (en) 1980-07-15 1980-07-15 Redundancy device

Country Status (1)

Country Link
SU (1) SU913614A1 (en)

Similar Documents

Publication Publication Date Title
US3735356A (en) Data processing arrangements having convertible majority decision voting
US4090173A (en) Vital digital communication system
US4328583A (en) Data bus fault detector
GB1258869A (en)
SU913614A1 (en) Redundancy device
GB1250926A (en)
GB1122472A (en) Systems for testing components of logic circuits
US3613014A (en) Check circuit for ring counter
SU1164712A1 (en) Multichannel redundant device
SU1156273A1 (en) Three-channel redundant computer system
SU642889A1 (en) Majority signal-selecting arrangement
SU1190518A1 (en) Modulo three counting device with check
US3585377A (en) Fail-safe decoder circuits
SU1451780A1 (en) Three-channel majority=type redundancy storage
SU1272503A1 (en) Binary counter
SU991628A1 (en) Multichannel redundancy device
SU839060A1 (en) Redundancy logic device
US4839912A (en) Switching circuit arrangement for monitoring a binary signal
SU921132A1 (en) Three-channel redundancy pulse device
SU618875A1 (en) Three-channel redundancy device
RU1795461C (en) Three-channel majority-redundant device
GB1220837A (en) Error detecting circuit for counter group
SU819995A1 (en) Redundancy device
SU1213555A1 (en) Pulsed three-channel majority device
SU815921A1 (en) Binary counter with built-in check