SU913364A1 - Gray code-to-binary code converter - Google Patents
Gray code-to-binary code converter Download PDFInfo
- Publication number
- SU913364A1 SU913364A1 SU802952848A SU2952848A SU913364A1 SU 913364 A1 SU913364 A1 SU 913364A1 SU 802952848 A SU802952848 A SU 802952848A SU 2952848 A SU2952848 A SU 2952848A SU 913364 A1 SU913364 A1 SU 913364A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- converter
- memory element
- memory
- clock
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей вал-код и при построении устройств управления подвижными объектами.The invention relates to automation and computing and can be used in the construction of shaft-code converters and in the construction of control devices for moving objects.
Известен преобразователь кода Грея в двоичный код и обратно, содержащий элементы памяти, накопительные конденсаторы, группу коммутирующих диодов, ключи и группу формирователей (1].A known gray-to-binary code converter and vice versa, containing memory elements, storage capacitors, a group of switching diodes, keys and a group of drivers (1].
Недостаток известного преобразователя состоит в его сложности, низкой технологичности и помехоустойчивости.The disadvantage of the known Converter is its complexity, low manufacturability and noise immunity.
Наиболее близким изобретением к предлагаемому по технической сущности и схемному построению является преобразователь кода Грея в двоичный код, содержащий пять элементов памяти и входы первого и второго тактов [2].The closest invention to the proposed technical essence and circuit construction is a gray-to-binary code converter containing five memory elements and inputs of the first and second cycles [2].
Недостаток данного устройства состоит в невозможности обратного преобразования (из кода Грея в двоичный код).The disadvantage of this device is the impossibility of the inverse transform (from gray code to binary code).
Цель изобретения -расширение функциональных возможностей, заключающееся вThe purpose of the invention is the extension of the functionality consisting in
22
обеспечении как прямого, так и обратного преобразованияПоставленная цель достигается тем, что в преобразователь кода Грея в двоичный код, содержащий пять элементов памяти, причемproviding both direct and reverse conversions. The goal is achieved by the fact that in the gray-to-binary code converter, which contains five memory elements, and
5 информационный вход преобразователя соединен с входами записи первого и второго элементов памяти, выходы которых. соединены соответственно с запрещающим входом третьего и входом записи четвертого элементов , памяти, выходы которых соединены с инфор, мационным выходом преобразователя, запрещающий вход второго элемента памяти соединен с входом записи пятого элемента памяти, выход которого соединен с входом записи третьего элемента памяти, тактовые входы третьего и четвертого элементов памяти соеди. иены с входом первого такта преобразователя, вход второго такта которого соединен с тактовыми входами первого, второго и пятого элементов памяти, введены шестой элемент памяти и ключ, переключающий контакт которого соединен с входом записи пятого элемента памяти, а замыкающий и размыкающий 5, the information input of the converter is connected to the recording inputs of the first and second memory elements whose outputs. connected, respectively, to the prohibiting input of the third and the recording input of the fourth element, the memory whose outputs are connected to the information output of the converter, prohibiting the input of the second memory element connected to the recording input of the fifth memory element whose output is connected to the recording input of the third memory element, clock inputs of the third and the fourth memory elements connect. the yen with the input of the first clock of the converter, the input of the second clock of which is connected to the clock inputs of the first, second and fifth memory elements, the sixth memory element and the key, the switching contact of which is connected to the recording input of the fifth memory element, are entered, and the closing and closing
3 913364 43 913364 4
контакты соединены соответственно с выходами третьего и шестого элементов памяти, тактовый вход шестого элемента памяти соединен с входом первого такта преобразователя, а вход записи шестого элемента памяти соеди- 5 нен с выходом первого элемента памяти.contacts respectively connected to the outputs of the third and sixth storage elements, the clock input of a sixth memory element an input is coupled to the first transducer stroke and a sixth recording element memory 5 nen inputs are connected with the output of the first memory element.
На чертеже приведена принципиальная электрическая схема преобразователя.The drawing shows a circuit diagram of the converter.
Устройство содержит элементы памяти 1-6 и ключ 7. Входы записи 8 и 9 соответствен- щ но элементов памяти 1 и 2 подключены к информационному входу 10 преобразователя, а выход 31 элемента памяти 1 — к запрещающему входу 12 и к входу 13 записи соответственно элементов памяти 3 и 6. Выходы 14 и 15 элементов 3 и 4 соединены с замыкающим контактом 16 ключа 7 и выходом 17 преобразователя, а выход 18 элемента памяти 6 - с размыкающим контактом 19 ключа 7, переключающий контакт 20 которого подключен к вхо- зд ду записи 21 и запрещающему входу 22 соответственно элементов памяти 5 и 2, выходы 23 и 24 которых соединены с входами записи 25 и 26 элементов памяти 3 и 4. Тактовые входы 27- 29 элементов памяти 3, 4, 6 подключены 25 к входу 30 первого такта преобразователя, а тактовые входы 31—33 элементов памяти 5,2,The device contains memory elements 1-6 and key 7. Record inputs 8 and 9, respectively, memory elements 1 and 2 are connected to information input 10 of the converter, and output 31 of memory element 1 to the inhibiting input 12 and input 13 of the recording, respectively memory 3 and 6. Outputs 14 and 15 of elements 3 and 4 are connected to the closing contact 16 of key 7 and output 17 of the converter, and output 18 of memory element 6 is connected to the normally open contact 19 of key 7, the switching contact 20 of which is connected to the input input 21 and prohibitory entrance 22, respectively, elements of the memory 5 and 2, the outputs 23 and 24 are connected to inputs 25 and 26, recording memory elements 3 and 4. The clock inputs of memory elements 27 and 29, 3, 4, 6, 25 are connected to the input 30 of the first converter clock and clock inputs of elements 31-33 memory 5.2,
1 — к входу 34 второго такта преобразователя.1 - to the input 34 of the second cycle of the converter.
Предлагаемый преобразователь кода Грея в двоичный код работает следующим образом.The proposed converter code Gray to binary code works as follows.
Перед работой преобразователя все элементы памяти 1—6 устанавливаются в исходное состояние (на чертеже схема установки ”0” преобразователя не показана).Before the operation of the converter, all the memory elements 1-6 are set to their initial state (the installation diagram ”0” of the converter is not shown).
В режиме преобразования двоичный код—> 35 In conversion mode, binary code—> 35
код Грея замыкаются контакты 19 и 20 ключа 7. Преобразуемое число в двоичном коде подается последовательно, начиная со старшего разряда, на вход 10 преобразователя. Каждый его разряд в преобразователе преобразу- 4е ется за два такта и ί2. Если старший разряд преобразуемого числа равен ”1”, то в такте ΐι происходит запись его через входы 8 и 9 записи на оба элемента памяти I и 2. В следующий момент ί2 подачей сигнала считывания на вход 34 указанные ”1” переписываются на элементы 4 и 6. С одновременной подачей сигнала на вход 30 и сигнала второго разряда числа на вход 10 единица с элемента памяти 4 передается на выход 17 пре- 50 Образовзтеля, а единица с элемента памяти 6 через контакты 19, 20 ключа 7 переписывается на элемент памяти 5, запрещая элемент памяти 2. Если второй разряд двоичного кода также равен "1”, то она через элемент памя- 55 ти 2 не пройдет, так как последний запрещен, а через элемент памяти 1 она запишется на элемент памяти 6 и одновременно запреGray code closes contacts 19 and 20 of key 7. The number to be converted in binary code is fed sequentially, starting with the most significant digit, to the input 10 of the converter. Each is converted to its discharge converter 4e etsya in two cycles and ί 2. If the most significant digit of the number to be converted is ”1”, then in cycle ΐι it is written through inputs 8 and 9 of the recording to both memory elements I and 2. At the next moment ί 2, by sending a read signal to input 34, the indicated ”1” are written to elements 4 and 6. With a simultaneous signal at input 30 and a signal of the second digit of the number at input 10, unit from memory element 4 is transmitted to output 17 of pre-50 Obrazdelya, and unit from memory element 6 is transferred via contacts 19, 20 of key 7 to memory element , prohibiting the memory element 2. If the second bit of the binary yes it is also equal to "1", then it will not pass through memory element 55 and 2, since the latter is prohibited, and through memory element 1 it will be written to memory element 6 and simultaneously
тит запись в элемент памяти 3. Следовательно, единица из элемента памяти 5 на выход 17 не пройдет. Поэтому на выходе в следующем разряде появится ”0”.Tit entry in the memory element 3. Therefore, the unit from the memory element 5 to output 17 will not pass. Therefore, the output in the next digit appears "0".
Если в третьем разряде на входе имеется ”0”, то элемент памяти 3 не запрещен и единица с элемента памяти 5 пройдет на выход.If in the third digit at the input there is ”0”, then the memory element 3 is not prohibited and the unit from the memory element 5 will pass to the output.
Аналогично преобразуются и остальные разряды кода. Преобразованное число в коде Грея также снимается с выхода 17 последовательно, начиная со старшего разряда.Similarly, the remaining code bits are converted. The converted number in the Gray code is also removed from output 17 sequentially, starting with the most significant digit.
При работе преобразователя в режиме код Грея двоичный код замыкаются контакты*When the converter operates in Gray code mode, the binary code closes the contacts *
16 и 20 ключа 7. В результате сигналы на входы 21 и 22 элементов памяти 5 и 2 подаются уже не с элемента памяти 6, а с элементов памяти 3 и 4. Элемент памяти 6 в данном режиме не используется. В остальном работа преобразователя аналогична предыдущему режиму.16 and 20 of the key 7. As a result, signals to the inputs 21 and 22 of memory elements 5 and 2 are no longer fed from memory element 6, but from memory elements 3 and 4. Memory element 6 is not used in this mode. Otherwise, the operation of the converter is similar to the previous mode.
Таким образом, за счет введения в схему дополнительной обратной связи между элементами памяти 1 и 5 (через элемент памяти 6) появляется возможность обратного преобразования двоичного кода в код Грея. В результате расширяются функциональные возможности преобразователя, что позволяет использовать его, например, при моделировании выхода дискового преобразователя датчика "валкод”.Thus, by introducing additional feedback between memory elements 1 and 5 (via memory element 6) into the circuit, it becomes possible to invert the binary code into Gray code. As a result, the functionality of the converter is expanded, which makes it possible to use it, for example, when simulating the output of a disk converter of the “valcode” sensor.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802952848A SU913364A1 (en) | 1980-07-10 | 1980-07-10 | Gray code-to-binary code converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802952848A SU913364A1 (en) | 1980-07-10 | 1980-07-10 | Gray code-to-binary code converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU913364A1 true SU913364A1 (en) | 1982-03-15 |
Family
ID=20906927
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802952848A SU913364A1 (en) | 1980-07-10 | 1980-07-10 | Gray code-to-binary code converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU913364A1 (en) |
-
1980
- 1980-07-10 SU SU802952848A patent/SU913364A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU913364A1 (en) | Gray code-to-binary code converter | |
SU1651383A1 (en) | Bipulse-to-binary code converter | |
SU377759A1 (en) | DEVICE FOR COLLECTING INFORMATION FROM DISCRETE SENSORS | |
SU1133611A2 (en) | Adaptive telemetring device | |
SU1492362A2 (en) | Adaptive telemetric system switch | |
SU1709293A2 (en) | Device for information input | |
SU1156057A1 (en) | Translator of n-bit binary code to p-bit code | |
JPS622688Y2 (en) | ||
SU1654855A2 (en) | Adaptive commutator of telemetering system | |
SU1474853A1 (en) | Parallel-to-serial code converter | |
SU1508260A1 (en) | Adaptivde switching device of remote measuring system | |
SU1709368A1 (en) | Device for compressing analog information | |
SU1136166A2 (en) | Device for checking digital systems | |
SU1302437A1 (en) | Device for converting parallel code to serial code | |
SU1471193A1 (en) | Optimal fibonacci p-code checker | |
SU1037246A1 (en) | Number sorting device | |
SU1367163A1 (en) | Binary serial code to unit-counting code converter | |
SU809564A1 (en) | Decoder | |
SU1702408A2 (en) | Adaptive telemeter | |
SU1325710A1 (en) | L-digit coder | |
SU1287287A1 (en) | Shift-to-digital converter | |
SU1012451A1 (en) | Device for detecting digital signal errors | |
SU363201A1 (en) | LIBRARY | |
SU1180917A1 (en) | Permutation generator | |
SU748893A1 (en) | Apparatus for repeating information in discrete communication system with repeated interrogation |