SU911524A1 - Устройство дл вычислени параметров экспоненциальных функций - Google Patents

Description

(Б) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПАРАМЕТРОВ ЭКСПОНЕНЦИАЛЬНЫХ ФУНКЦИЙ

I

Предлагаемое изобретение относитс  к вычислительной и преобразовательной технике и может быть использовано дл  исследовани  параметров экспоненциальных функций.

Известно устройство дл  измерени  логарифмического декремента колебаний 1 }.

Однако устройство не позвол ет определить величину f, характеризующую параметры цепи, вли ющие на затухание сигнала, а лишь констатирует сам факт затухани  и определ ет его декремент. Кроме того устройство не позвол ет прогИозировать значение экспоненциальной функции во времени.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство, содержащее логические элементы, переключатели блок умном ени , цифроаналоговый преобразователь , счетчики и блок сравнени  2 .

Однако при помощи этого устройство можно лишь вычисл ть лога эиф мические и показательные функции по заданному значению основани  (степени) функции.

Цель изобретени  - расширение области применени  устройства.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в устройство дл  вычислени  параметров экспоненциальных функций , содержащее два переключател , умножитель, первый элемент И, логарифмЗтор , два счетчика, первую схему сравнени  и цифроаналоговый преобразователь , причем выход логарифматора соединен с первым входом первой схемы сравнени , вход логарифматора соединен с выходом первого переключател , выход первой схемы сравнени  соединен с первым входом первого счетчика, информационный выход устройства соединен с первыми входами первого и второго переключателей, введены коммутатор. 3 элемент ИЛИ, таймер, блок пам ти, третий, четвертый и п тый переключа тели, триггер, два элемента задержки , генератор импульсов, вычитатель втора  схема сравнени  и делитель, примем перва  и втора  группы входо коммутатора  вл ютс  соответственно группой информационных и группой управл ющих входов устройства, .груп па управл ющих входов устройства соединена с группой входов элемента ИЛИ, выход которого соединен с единичным входом триггера, с первым входом блока пам ти и с входом таймера , выход которого соединен со вторым входом блока пам ти, выход коммутатора соединен с первым входо второй схемы сравнени  и через первый элемент задержки с первым входом третьего переключател , нулевой выход триггера соединен с входом второго элемента задержки, с управл ющим входом третьего переключател  и с управл ющим входом четверто переключател , выход второго эле мента задержки соединен с нуле вым входом триггера, первый и второй выходы блока пам ти соединены с первым и вторым входами умножител , выход которого соединен с первым входом вычитател  второй вход которого соединен с третьим выходом блока пам ти, трети и четвертый входы блока пам ти соединены соответственно с выходами делител  и с первым выходом четвертого переключател , второй вход третьего переключател  соединен с выходом опорного напр жени  устройства , выход третьего переключател  соединен с первым входом цифроаналогового преобразовател , второй вход которого соединен с выходом второго счетчика и со вторым входом первого переключател , выход генера тора импульсов соединен с первым входом элемента И и со вторым входом первого счетчика, выход элемента И соединен с входом второго счет чика, второй вход элемента И соединен с выходом второй схемы сравнени второй вход которой соединен с выхо дом цифроаналогового преобразовател выход первого счетчика соединен со вторым входом второго переключател  выход которого соединен с первым входом делител  и с первым входом п того переключател , второй вход делител  соединен с выходом первой схемы сравнени , выход вычитател  соединен со вторым входом п того переключател , выход которого соединен со вторым входом первой схемы сравнени . На чертеже приведена структурна  схема устройства. Устройство содержит группу информационных входов 1 устройства, группу управл ющих входов 2 устройства, коммутатор 3, переключатели -8, элемента 9 и 10 задержки, схема 11 сравнени , элемент И 12, генератор 13 импульсов, счетчик И, цифроаналоговый преобразователь 15 элемент ИЛИ 16, таймер 17, триггер 18, блок 19 пам ти, вход 20 отпорного напр жени  устройства, счетчик 21, умножитель 22, делитель 23, логарифматор 2, схема 25 сравнени , вычитатель 26, информационный выход 27 устройства. Коммутатор 3 предназначен дл  подачи входных сигналов с группы входов 1 под управлением сигналов группы входов 2. Элемент задержки 9 предназначен дл  задержки входных сигналов по отношению к сигналам с выхода счетчика 1, схема 11 сравнени  предназначена дл  сравнени  входного сигнала с сигналов с выхода преобразовател  15- Генератор 13 импульсов и элемент И 12 предназначены дл  подачи тактовых сигналов на вход преобразовател  15« Элемент ИЛИ 16 предназначен дл  запуска таймера 17i который в свою очередь обеспечивает временную диаграмму работы блока 19 пам ти. Триггер 18 предназначен дл  переключени  переключателей 5 и 6. Элемент 10 задержки предназначен дл  сброса триггера 18, вход 20 - дл  подачи опорного напр жени  на вход устройства. АО ер функци  исследуемого сигнала значени  исследуемого сигнала, начальное в момент t, измеренное в момент t и вычисленное устройством в момент т Ь - параметр цепи, учитывающий форму экспоненты; ( - врем ; врем  задержки формируемые соответственно элементами 9 и 10 задержки; УОП const опорный сигнал N N АО до/А4: . максимальна  емкость счетчика 14 и коды цифровых эквива лентов аналоговых величин А,иА,/АЬ Устройство работает следующим об разом. В работе устройства можно выделить три этапа: первый - вычисление логарифма log АО начального значени  А исследуемого сигнала А; второй - вычисление логарифма отношени log -д- и параметра (% log 6 экспонен циальной функции; третий - вычислен А исследуемого сигнала А. Первый этап. Переключатели 8 устанавливают в положени , указанны на чертеже. При подключении входа схемы 11 сравнени  через коммутатор 3 к соот ветствующему входу 1 с исследуемым сигналом А, определ емом стробирующим импул1гсов с входа 2, происхо дит преобразование аналоговой.величины А в цифровой эквивалент с последующим вычислением его логарифма log Ag в логарифматоре 2 и записью значени  log А в блок 19 пам ти через переключатель 6 (зресь и далее дл  простоты объ снений аналоговые значени  А и их цифровые эквиваленты N. будут обозначены одним и тем же символом А). Через врем  задержки t на выходе триггера 18 по вл етс  сигнал, который переводит переключатели 5 и 6 в положени , указанные пунктиром на чертеже , обозначающие подготовку ко второму этапу работы. Второй этап. Переключатели 5 и 6 в положени х, указанных пунктиром, переключатели ,7,8 в положени х, указанных на чертеже. На вход преобразовател  15 и вход 20 поступают соответственно сигналы AV и ( дл  простоты объ снений А- и А). На выходе преобразовател  1.5 формируетс  значение - Aiirf пропорциональное отношению , которое далее логарифмируетс  в логарифматоре 24. В результате этого на первый вход схемы 25 сравнени  поlog ступает значение и счетчик 21 заполн етс  импульсами с генератора 13 до момента равенства значений кодов на первом и втором входах схемы 25 сравнени  в соответствии с выражением Iog - tPlog в момент равенства которого вход второго счетчика 2t заблокируетс - и результат делени  jbEog E с выхода целител  23 переписываетс  в блок 19 пам ти.. Третий этап. Переключатели ,6, 7,8 переведены в положени , указанные на чертеже пунктиром. С выходов блока 19 пам ти и на входы умножител  22 и вычитател  26 поступают соответственно значени  f /1 EoOt и log A(j, в результате чего на втором входе блока 25 сравнени  значение кода равно A -TT-I logР- Уравновешивание кодов на первом и втором входах схемы 25 сравнени  осуществл ют аналогичным второму этапу заполнени  импульсами второго счетчика 21. В результате этого по вление сигнала равенства на выходе схемы 25 сравнени  фиксирует в счетчике 21 значение Ар, которое и определ ет на выходе 27 устройства конечный результат вычислений «-Р % Применрне изобретени  позвол ет расширить область применени  устойства . Формула изобретени  Устройство дл  вычислени  параетров экспоненциальных функций, одержащее два переключател ,умноитель , элемент И, логарифматор,два четчика, первую схему сравнени  и 7 цифроаналоговый преобразователь, причем лога рифма тора соединен с первым входом первой схемы сравне ни , вход логарифматора соединен с выходом первого переключател ,выход первой схемы сравнени  соединен с первым входом первого счетчика,ин формационный выход устройства соеди нен с первыми входами переого и второго переключателей, о т л ича щеес  тем, что, с целью расширени  области применени  устройства ,оно содержит коммутатор, элемент ИЛИ, таймер, блок пам ти, третий,, четвертый и п тый переключатели , триггер, два элемента задержки , генератор импульсов, вычитатель , вторую схему сравнени  и делитель, причем перва  и втора  группы входов коммутатора  вл ютс  соответственно группой информационных и группой управл ющих входов устройства, группа управл ющих входов устройства соединена с группой входов элемента ИЛИ, выход которого соединен с единичным входом триггер с первым входом блока пам ти и с входом таймера, выход которого соединен со вторым входом блока пам ти выход коммутатора соединен с первым входом второй схемы сравнени  и через первый элемент задержки с первым входом третьего переключател , нулевой выход триггера соединен с входом второго элемента задержки, с управл ющим входом третьего переключател  и с управл ющим входом четвертого переключател , выход вто рого элемента задержки соединен с нулевым входом триггера, первый и второй выходы блока пам ти соединены с первым и вторым входами умножи тел , выход которого соединен с первым входом вычитател , второй вход которого соединен с третьим выходом блока пам ти, третий и четвертый входы блока пам ти соединены соответственно с выходом делител  и с первым выходом четвертого переключател , второй вход третьего переключател  соединен с выходом опорного напр жени  устройства, выход третьего переключател  соединен с первым входом цифроаналогового преобразовател , второй вход которого соединен с выходом второго счетчика и со вторым входом первого переключател , выход генератора импульсов соединен с первым входом элемента И и со вторым входом первого счетчика, выход элемента Л соединен с входом второго счетчика, второй вход.элемента И соединен с выходом второй схемы сравнени , второй вход которой соединен с выходом цифроаналогового преобразовател , выход первого счетчика соединен со вторым входом второго переключател , выход которого соединен с первым входом делител  и с первым входом п того переключател , второй вход делител  соединен с выходом первой схемы сравнени , выход вымитател  соединен со вторым входом п того переключател , выход которого соединен со вторым входом первой схемы сравнени . Источники информации, прин тые во внимание при экспертизе . 1.Авторское свидетельство СССР № i 8l9l8, кл. G 06 F 3/00, .
2. 2.Авторское свидетельство СССР № , кл.G Об F 3/00, 1976.