SU905991A1 - Регенератор импульсов - Google Patents

Description

1

Изобретение относитс  к импульсной технике и может быть использовано в устройствах св зи, в частности в качестве устройства дл  автоматической регулировки усилени  в регенераторе сигналов с импульсно-кодовой модул цией.

Известны регенераторы импульсов, содержащие усилитель и решающее устройство 11

Недостатком их  вл етс  мала  помехозащищенность.

Наиболее близким к изобретению  вл етс  регенератор импульсов, который содержит усилитель с управл емым коэффициентом усилени , выход которого соединен со входами первого и второго решающих устройств с пам тью, другие вхо;и 1 которых подключены к источнику тактовых импульсов , а выходы подключены ко входам логической пам ти, выход которой через интегратор соединен с управл ющим входом усилител  с переменным коэффициентом усилени . В процессе автоматического регулиро вани , если импульсы проход т через оба решающих устройства, то коэффициент усилени  усилител  уменьшаетс , если импульсы проход т только через первое решающее устройство, то коэффициент усилени  усилител  увеличиваетс . Поскольку величина порога второго решающего устройства выбираетс  вдвое большей величины порога первого решающего устройства, то первое решающее устройство работает в оптимальном режиме 2.

Недостатком известного устройства  вл етс  снижение помехозащищенности при наличии межсимвольных вли ний.

Цель изобретени  - повьпиение помехозапхищенности регенератора импульсов .

Claims (2)

1. Поставленна  цель достигаетс  тем, что в регенератор импульсов, соцерукаищй усилитель, выход которого 3 соединен сб иходами первого и нто ,рого решающих усгройств, другие хстэрых подключены к источни .ку тактовых импульсов, а выход второго решающего устройства подключен к первому входу первого блока пам ти , выход которого соединен со входом первого интегратора, введены вторые блок пам ти и интеграторj первый и второй ключи, формировател записи, элемент ИЛИ, решающее устройство второго канала, анализатор чередовани  и третий блок пам ти, причем первые два входа третьего блока пам ти и анализатора чередова ни , а также входы элемента ИЛИ соединены с выходами первого решающего устройства и решающего устройства второго канала, выход первого ре шающего устройства соединен со входом формировател  записи, инверсный выход усилител  соединен со входом решающего устройства второго канала другой вход которого, а также- трети вход третьего блока пам ти соединен с выходом источника тактовых импуль сов, два выхода третьего блока пам  ти соединены со вторыми двум  входа ми анализатора чередовани , первый из которых подключен к дополнительному входу формировател  записи, два выхода которого подключены ко вторым входам первого и второго блоков пам ти, выходы которого подсоединены соответственно через первые и вторые интеграторы и клочи к управл ющему входу усилител , кроме того, первый вход второго блока пам ти соединен с выходом второго решающего устройства, инверсный и пр мой выходы элемента ИЛИ соединен с управл ющими входами первого и второго Ключей соответственно, а пе вый и второй выходы анализатора чередовани  соединены с дополнительны ми входами первого решающего устройства и решающего устройства второго канала соответственно. На фиг. представлено устройств блок-схема-, на фиг, 2 - квазитроичный сигнал. Генератор импульсов выполнен по двухканальной схеме и содержит усил тель 1 с управл емым коэффициентом усилени , выход которого соединен со входами первого 2 и второго 3 решающих устройств, другие входы ко торых подключелш к источнику 4 тактовых импулт сов, ;, выход второго 1 решающего устройства 3 подключен к первому входу блока 5 пам ти, выход которого соединен со входом первого интегратора 6, причем первые два входа третьего блока 7 пам ти и анализатора 8 чередовани , а также входы элемента ИЛИ 9 соединены с выходами первого решающего устройства 2 и решающего устройства 10 второго канала, кроме того, выход первого решающего устройства 2 соединен со входом формировател  11 записи, инверсный выход усилител  1 с управл емьпуги коэффициентом усилени  соединен со входом решающего устройства 10 второго канала, другой вход которого, а также третий вход третьего блока пам ти соденинен с выходом источника 4 тактовых импульсов, два выхода третьего блока 7 пам ти соединены со вторыми двум  входами анализатора 8 чередовани , причем один из них подключен к дополнительному входу формировател  11 записи, два выхода которого подключены ко вторым входам первого 5 и второго 12 блоков пам ти, выходы которых соединены соответственно через первый интегратор 6, первый ключ 13, второй интегратор 14 и второй ключ 15 к управл ющему входу усилител  1 с управл емьгм коэффициентом усилени , кроме того, первый вход второго блока 12 пам ти соединен с выходом второго решающего устройства 3, инверсный и пр мой выходы элемента ИЛИ 9 соединены с управл ющими входами первого 13 и второго 15 ключей соответственно. Работа устройства по сн етс  фиг.2, где изображен квазитроичный сигнал на выходе усилител  1 с управл емым коэффициентом усилени . Уровень +А1 соответствует порогу решени  в известном устройстве, уровни +А2 и ±АЗ соответствуют порогам решени  в данном устройстве. Первые блок пам ти 5 и интегратор 6 формируют уровень порога А2, в том случае , если предыдущий символ был О. При этом на выходах решающих устройств 2 и 10 нули, открываетс  первый ключ 13 и величина усилени  усилител  1 с переменным коэффициентом усилени  устанавливаетс  согласно уровню порога А2. 1Сс.чи пос.педующий символ 1, то, например, на выходе первого решающего устройс|-ва 2 формируетс  1, котора  с помощью, формировател  записи 11 коммутируетс  на первый блок пам ти 5 и разрешает считывание информации со вто рого решающего устройства 3. Второй блок I2 пам ти и интегратор 14 формируют уровень порога A3 в том случае, если предыдущий символ 1. При этом, например, на выходе первого решающего устройства второго канала , открьшаетс  второй ключ 15 и величина усилени  усилител  1 с переменным коэффициен том усилени  устанавливаетс  соглас но уровню порога A3. Если последующий символ I (т.е. кодова  комбинаци  И), то на выходе первого решающего устройства 2 формируетс  1, котора  коммутируетс  с помощью формировател  11 записи на второй блок пам ти 12 и разрешает считывание информации со второго решающего устройства 3. Уровни порогов решени  хран тс  в первом 6 и втором 14 интеграторах выходы которых подключаютс  к управ л ющему входу усилител  1 с управл емым коэффициентом усилени  с помощью первого 13 и второго 15 клю чей соответственно по следующему алгоритму: после каждого прин того О следующее решение принимаетс  с помощью порога А2, после каждой прин той 1 следующее решение принимаетс  с помощью порога A3. Таким образом, в устройстве при кодовых комбинаци х 01 и 11 существуют две независимых системы АРУ, причем , если межсимвольные вли ни  отсутствуют и АЗ, если межсимвольные вли  ни  имеютс . Формула изобретени  Регенератор импульсов, содержащи усилитель, выход которого соединен со входами первого и второго решающих устройств, другие входы которых подключены к источнику тактовых импульсов , а выход второго решающего устройства подключен к первому вход первого блока пам ти, выход которогЪ соединен со входом перэого интегратора , отличающийс  тем, что, с целью повышени  помехозащищенности , в него введены вторые блок пам ти и интегратор, первый и второй ключи, формирователь записи, элемент ИЛИ, решающее устройство второго канала, анализатор чередовани  и третий блок пам ти, причем первые два входа третьего блока пам ти и анализатора чередовани , а также входы элемента ИЛИ соединены с выходами первого решающего устройства и решающего устройства второго канала , выход первого решающего устройства соединен со входом формировател  записи, инверсный выход усилител  соединен со входом решающего устройства второго канала, другой вход которого, а также третий вход третьего блока пам ти соединены с выходом источника тактовых импульсов, два выхода третьего блока пам ти соединены со вторыми двум  входами анализатора чередовани , первый из которых подключен к дополнительному входу формировател  записи, два выхода которого подключены ко вторым входам первого и второго блоков пам ти, выходы которых подсоединены соответственно через первые и вторые интеграторы и ключи к управл ющему входу усилител , кроме того, первый вход второго блока пам ти соединен с выходом второго решающего устройства, инверсный и пр мой выходы элемента ИЛИ соединены с управл ющими входами первого и второго ключей соответственно , а первый и второй входы анализатора чередовани  соединены с дополнительными входами первого решающего устройства и решающего устройства второго канала соответственно . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №352366, кл. Н 03 G 3/00, 1971.
2. 2.Авторское свидетельство СССР №632064, кл. Н 03 К 3/64, 1976 (прототип ) .