Наиболее близким по технической сущности к предлагаемому вл етс дешифратор, содержащий двоичный счетчик, сдвиговый регистр,первый , второй и третий элементы И, триггер, группу из п регистров (п - число дес тичных разр дов в представлении номера дешифруемой команды),группу из п двоичных счетчиков, группу элементов И, входной распределитель импульсов, элемент И конца дешифрации , первый вход первого элемента И вл етс входом устройства, выход, сдвигового регистра вл етс выходом устройства, второй вход первого элемента И соединен с выходом триггера, выход первого элемента И соединен со входом триггера, первый вход второго элемента И соединен со входом устройства, выход второго элемента И с первым входом третьего элемента И, второй вход которого соединен с выходом элемента И конца дешифратора , входы которого соединены с выходами соответствующих элементов И группы, первые входы которых соединены с выходами соответствующих регистров группы, а вторые входы с выходами соответствующих двоичных счетчиков группы, входы регистров группы соединены с соответствующими п выходами входного распределител импульсов, (п+1)-й выход которого соединен со вторым входом второго элемента И, вход входного распределител импульсов соединен с выходом первого элемента И, выход третьего элемента И соединен со входом сдвигового регистра и со вхо3 дом первого двоичного счетчика груп пы, вход i-ro двоичного счетчика группы (,3,...,п) соединен с выходом (i-l)-ro двоичного счетчика группы. В двоичный счетчик записываетс п-разр дное дешифрсзванное двоичное число последовательно, поразр дно , начина со старшего разр да Импульсна последовательность со входа через первый и второй элементы И поступает на счетный вход двои ного счетчика и через распределител импульсов на регистры группы. Когда входной распределитель импульсов за полнит все 11 регистров группы, начина с 11 до 1 , открываетс третий элемент И, и импульсна последовательность со входа дешифратора поступает на вход счетчиков группы. При последовательном заполнении счетчиков группы балансируютс соответствующие элементы И группы, и когда они сбалансируютс , на выход элемента И конца дешифрации сформируетс сигнал управлени , закрывающий третий элемент И. Положение импульса в этот момент в сдвиговом регистре соответствует номеру переданной командь i2. Недостатком такого дешифратора вл етс наличие группы из п регист ров, где дешифруемое число поразр д но запоминаетс на врем от начала цикла дешифрации до момента,когда открываетс третий элемент И, и импульсна последовательность посту пает на вход счетчиков группы и одновременно в сдвиговый регистр. При этом врем дешифрации равно сумме времени заполнени группы из п регистров и времени заполнени счетчи ков группы. Целью изобретени вл етс упрощение и повышение быстродействи дешифратора. Поставленна цель достигаетс тем, что дешифратор, содержащий эле мент )-i, счетчик, триггер, первый сд говый регистр, группу из п последовательно соединенных счетчиков, группу из п элементов И, вь1ход элемента И соединен с входом первого счетчика группы и входом первого сдвигового регистра, вйход счетчика соединен с входом триггера, выходы разр дов первого сдвигового регистр вл ютс выходами дешифратора,дополнительно содержит элемент ИЛИ 34 и второй сдвиговый регистр,причем первый вход элемента И подключен к шине тактовой частоты дешис ратора. а второй вход подключен к выходу триггера и входу второго сдвигового регистра, первые входы элементов И группы подключены к входам счетчиков группы соответственно, выходы разр дов второго сдвигового регистра соединены со вторыми входами эле ментов И группы соответственно, выходы которых соединены с выходами элемента к1ЛИ, выход которого соединен со счетным входом счетчика, входы разр дов которого подключены к входам записи информации дешифратора . На чертеже представлена блоксхема дешифратора. Схема содержит элемент И 1, счетчик 2, триггер 3, элемент ИЛИ 4, сдвиговый регистр 5, группу элементов И 6, группу счетчиков 7 и сдвиговый регистр 8. Устройство работает следующим образом. В счетчик 2 записываетс л-разр дное дешифрируемое число последовательно , поразр дно, намина со старшего разр да. В исходном состо нии элемент И 1 открыт,на выходе п сдвигового регистра 5 разрешающа 1 и последний элемент И 6 группы открыт. Импульсна последовательность со входа через элемент И 1 поступает на вход первого из группь счетчиков 7, одновременно на вход сдвигового регистра 8. Начинает перемещатьс 1 на выходах сдвигового регистра 8, и заполн етс счетчик 7 группы. В момент записи первого импульса в п-ый счетчик 7 группы через последний (п-ый) элемент И 6 группы и элемент ИЛИ i этот импульс поступает в счегчик 2. В момент записи следующего импульса в п-ый счетчик 7 группы через ту же цепочку: 11-ый элемент И 6 группы и элемент ИЛИ , - импульс снова заноситс в счетчик 2.8 момент переполнени счетчика 2 с него поступает импульс на триггер 3) который запрещает прохождение импульсов через элемент И 1 и вызывает сдвиг, разрешающий 1 сдвиговом регистре 5. Затем в счетчик 2 записываетс число разр да меньшего на единицу. Аналог:-1чно вышеизложенному через открытый элемент И 6 группы и элемент ИЛИ 4 импульсы с выхо5 да (п-2)-го счетчика 7 группы поступают на входы сметчика 2. В момент его переполнени триггер 3 закрывает элемент И 1 и вызывает очередной сдвиг 1 в сдвиговом регистре 5При записи в счетчик 2 последнег младшего разр да дешифруемого числа импульсна последовательность с вых да элемента И 1 поступает на вход первого счетчика 7 группы, сдвигового регистра 8 и через первый элемент К 6 группы и элемент ИЛИ А в счетчик 2. При переполнении счетчика 2 триггер 3 закрывает элемент 1 и устанавливает регистр 5 в исход ное состо ние. Положение импульса 8 этот момент в сдвиговом регистре 8 соответствует номеру переданной команды. По сравнению с известным дешифра тором в предлагаемом отсутствуют два элемента И и группа п регистров Входной распределитель импульсов и элемент И конца дешифрации известно го дешифратора, сдвиговый регистр 5 и элемент ИЛИ k в предлагаемом дешифраторе по числу примен емых при их построении элементов одинаковы. В образце дешифратора по схеме известного дл дешифрации двухразр дных дес тичных чисел с общим числом команд 99 применено 26 микро схем. А в предлагаемом дешифраторе на то же число команд применено только k микросхем. Така разница объ сн етс не только отсутствием 2-х регистров группы, но и значительным уменьшением числа элементов К группы. Так в известном дешиф раторе дл каждого счетчика группы необходимо четыре (по числу разр до счетчика) элемента И, дл двух счетчиков - всего 8. Тогда как дл предлагаемого дешифратора необходиМО только 2-элемента И. Кроме того, врем дешифрации пре лагаемого дешифратора меньше, чем у известного на величину времени от 3 начала цикла дешифрации до момента, когда в сдвиговый регистр начинает поступать импульсна последовательность , т.е. на врем поразр дной записи дешифрированного числа в группу из п регистров. Формула изобретени Дешифратор, содержащий элемент И, счетчик, триггер, первый сдвиговый регистр, группу из г последовательно соединенных счетчиков, группу из п элементов И, выход элемента И соединен с входом первого счетчика группы и входом первого сдвигового регистра, выход счетчика соединен с входом триггера, выходы разр дов первого сдвигового регистра вл ютс выходами дешифратора, отличающийс тем, что, с целью упрощени и повышени быстродействи , дешифратор содержит элемент 1|ПИ и второй сдвиговый регистр, примем первый вход элемента И подключен к шине тактовой частоты дешифратора , а второй вход подключен к выходу триггера и входу второго сдвигового регистра, первые входы элементов И группы подключены к входам счетчиков группы соответственно , выходы разр дов второго сдвигового регистра соединены со вторыми входами элементов И группы соответственно, выходы которых соединены с входами элемента ИЛИ,выход которого соединен со счетным входом счетчика, входы разр дов которого подключены к входам записи информации дешифратора. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР Г , кл. Г, 06 Г 5/02,..