SU903916A1 - Устройство дл генерировани функционально измен ющихс напр жений - Google Patents
Устройство дл генерировани функционально измен ющихс напр жений Download PDFInfo
- Publication number
- SU903916A1 SU903916A1 SU792819893A SU2819893A SU903916A1 SU 903916 A1 SU903916 A1 SU 903916A1 SU 792819893 A SU792819893 A SU 792819893A SU 2819893 A SU2819893 A SU 2819893A SU 903916 A1 SU903916 A1 SU 903916A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- bit
- inputs
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к автомати-. ке и вычислительной технике, в частности к устройствам формировани аналоговых сигналов произвольной формы в системах обработки и преобразовани дискретной информации.
Известен функциональный генератор, содержащий генератор опорной частоты, управл емый делитель частоты, блок пам ти, распределитель, блок сравнени кодов, счетчик, дешифратор, преобразователь код-напр жение и блок интеграторов 1.
Недостатками устройства вл ютс недостаточное подавление импульсных помех при преобразовании и ограниченность класса воспроизводимых функций .
Известен также функциональный генератор, содержащий генератор импульсов , дешифратор, триггер, блок коммутации, блок счетчиков, сумматор и преобразователь код-напр жение 2.
Недостатками данного устройства вл ютс наличие импульсных помех при преобразовании и сложность перенастройки .
Известным устройством вл етс устройство дл генерировани функционально-измен ющихс напр жений.
содержащее управл емые переключатели , декодирующих резистивную матрицу типа R - 2R, вход каждого разр да которой подключен к выходу соответствующего управл емого переключател , триггерный счетчик, соединенный входом с выходом элемента ИЛИ, и группу формирователей число-импульсного кода приращений функции подключенных сигнальными выходами к входам элемента ИЛИ, импульсными входами к шинам ввода соответствующих опорных частот, а входами запуска - к выходам программного блока, причем управл емые переключатели вместе с резистивной матрицей образуют цифроаналоговый преобразователь, входы которого подключены к выходам разр дов счетчика Г53.
Недостатками известного устройства вл ютс наличие импульсных помех в выходном сигнале, возникающих в моменты изменени состо ни счетчика, а также сложность перенастройки на произвольно задаваемые функции.
Цель изобретени - уменьшение уров- н импульсных помех и упрощение перенастройки .
Указанна цель достигаетс тем, что в устройство дл генерировани
ункцией ал ьно-измен ющихс: напр жений , содержащее управл емые переключатели , деформирующую резистивную матрицу типа R - 2R, вход каждого разр да которой подключен к выходу соответствующего управл емого перекючател , триггерный счетчик, соедиенный входом с выходом элемента ИЛИ, группу формирователей число-импульсного кода приращений Функции, подключенных сигнальными выходами ко вхоам элемента ИЛИ, а импульсными входами - к шинам ввода соответствующих опорных частот, дополнительно введены п (где п - количество разр дов триггерного счетчика) сумматоров по модулю два, а триггерный счетчик содержит по основному и вспомогательному триггеру в каждом разр де и входной инвертор, выход которого подключен k тактирующему входу основного триггера первого разр да, причем вспомогательный триггер каждого 1-го (1 f i п) разр да соединен пр мым и инверсным выходами с S и R входами основного триггера i-ro разр да, S входом с инверсным выходом основного триггера i-ro разр да и с тактирующим входом основного триггера (i+i)-ro разр да, а Rвходом - с пр мым выходом основного триггера 1-го разр да и с тактирующим входом вспомогательного триггера (i+l)-ro разр да, причем тактирующий вход вспомогательного триггера пеового разр да подключен ко входу инвертора , основной триггер п-го разр да соединен инверсным выходом с первым управл ющим входом (п+1)-го управл емого переключател , а пр мым выходом - с первыми входами всех,сумматоров по модулю два и со вторым управл ющим входом (п+1)-го управл емого переключател , подключённого сигнальными входами к шине нулевого потенциала и к шине положительного опорного напр жени , а вспомогательный триггер каждого j-ro (2 4 j $ п) . разр да соединен пр мым выходом с (n-j+2)-HHM входом каждого из первых J сумматоров по модулю два, а инверсным выходом - с первым управл ющим входом j-го управл емого переключател , подключенного вторым и третьим управл ющими входами к соответствующим выходам j-го сумматора по модулю два, а сигнальными выходами - к шинам нулевого потенциала, положительного и отрицательного опорных напр жений, причем первый управл емый переключатель подключен первым и вторым управл ющими входами к соответствующим выходам neipBoro сумматора по модулю два, а сигнальными входами - к шине нулевого потенциала и к шине отрицательного опорного напр жени , причем каждый i-ый (1 ;f i jf т,где m - количество интервалов аппроксимации) формирователь число-импульсного кода приращений функции соединен кодовым входом с шиной ввода двоичного -кода соответствующего приращени ординаты , а входом запуска - с управл ющим выходом (i-l)-ro формировател число-импульсного кода приращений.
Кроме того, каждый формирователь |число-.импульсного кода приращений функции содержит счетчик и ключ, первый и второй входы которого вл ютс импульсным входом и входом запуска формировател , а выход вл етс сигнальным выходом формировател и соединен со счетным входом счетчика , установочный вход которого вл етс кодовым входом формировател , а выход переполнени - управл ющим выходом формировател и подключен к третьему входу ключа.
На чертеже изображена блок-схема устройства (дл случа ).
Устройство содержит управл емые переключатели 1-1, 1-2, 1-3, 1-4, 1резистивную матрицу 2 типа R-2R, вход каждого разр да которой подключен к выходу соответствующего управл емого переключател , сумматоры 3-1, , 3-3, 3-4 по модулю два, триггерный счетчик 4, соединенный входом элемента ИЛИ 5, и группу формирователей 6 число импульсного кода приращений функции, подключенных сигнальными выходами ко входам элемента ИЛИ 5, импульсными входами - к шинам ввода соответствующих опорных частот f ,fj,...,f, а кодовыми входами - к шинам ввода двоичных кодов соответствующих приращений А,Ааг, ... Afv, ординат, причем каждый 1-ый (1 ;$ i т,где m - количество интервалов аппроксимации) формирователь б соединен входом запуска с управл ющим выходом (i-1)7го формировател б. Счетчик 4 содержит в каждом разр де по основному триггеру 7-1, 7-2, 7-3, 7-4, и по вспомогательному триггеру 8-1, 8-2, 8-3,8-4, а также содержит входной инвертор 9, выход которого подключен к тактирующему входу основного триггера 7-1 первого разр да. Вспомогательный триггер 81 каждого 1-го (1 - 1 п, где п - количество разр дов счетчика ) разр да соединен пр мым и инверсным выходами с S и R входами основного триггера 7-1 1-го.разр да, S входом с инверсным выходом основного триггера, 7-1 1-го разр да и с тактирующим входом основного триггера 7-(1+1) (1+1) разр да, а R входом с - пр мым выходом основного триггер 7-1 1-го разр да и с тактирующим входом вспомогательного триггера 8-(1+1) (1+1)-го разр да. Тактирующи вход вспомогательного триггера (в-1) первого разр да подключен к входу инвертора 9. Основной триггер 7-4 п-го разр да соединен инверсным выходом с первым управл ющим входом (п+1)-го переключател 1-5, а пр мым выходом - с первыми входами все сумматоров 3-1, Зт2, 3-3, 3-4 по мо дулю два и со вторым управл ющим входом (п+1)-го переключател 1-5, подключенного сигнальными входами к шине нулевого потенциала и к шине положительного опорного напр жени 1+Uo. Вспомогательный триггер 8- каждого j-ro (2 « j « n) разр да соединен пр мым выходом с (n-j+2)-ы входом ка одого из первых j сумматоЬ 3-1,...3-J по модулю два, а инверсным выходом - с первым управл ющим входом j-ro переключател 1-j, подключенного вторым и третьим управл ющими входами к пр мому и инверсному выходам j-ro сумматора 3-j по модулю два, а сигнальными входам к шинам Нулевого потенциала, положи тельного и отрицательного опорных напр жений ±Uo. Первый переключатель -1 подключен первым и вторым управл ющигли входами к пр мому и инверсному выходам первого сумматор 3-1 по модулю два, а сигнальными входами - к шине нулевого потенциал и .к шине отрицательного опорного на пр жени UQ . Каждаай из формирователей 6 .содер жит счетчик 10 и ключ 11, первый и второй входы которого вл ютс импу сным, входом и входом запуска, а выход вл етс сигнальным выходом и соединен со счетным входом счетчика 10, установочный вход которого вл етс кодовым входом, а выход переполнени - управл ющим выходом и подключен к третьему входу ключа 11 Устройство работает следующим образом. В предварительном состо нии на формирователи б с соответствующих шин ввода подаютс двоичные параллельные коды приращений ординат фун ции на каждом из интервалов аппроксимации и опорные частоты, соответс вующие углам наклона генерируемой функции на каждом из интервалов аппроксимации . По приходу команды Пуск на вход запуска первого из формирователей б эти формирователи последовательно вырабатывают на своих выходах число-импульсные коды причем число и частоты импульсов на выходе каждого из формирователей соответствуют определенному подинтервалу воспроизводимой функциональной зависимости Формируемые сигналы с выхода элемента ИЛИ 5 поступают на вход счетчика 4, в котором происходит суммирование этих сигналов (при необходимости счетчик 4 может быть выполнен реверсивным). Счетчик 4 формирует результат суммировани в коде Гре . С этой целью информаци считываетс от вспомогательных триггеров, начина с триггера (й-2) второго разр да . Состо ние старшего разр да одинаково дл нормального и отраженного кода, поэтому информаци о его состо нии снимаетс от основного триггера 7-4. Дашьнейшее преобразование кода Гре в непрерывный выходной сигнал осуществл етс с использованием обычной резистивной матрицы 2 типа R-2R, 1при этом число разр дов матрицы на один больше/ чем число двоичных разр дов используемого кода Гре (лополнительным разр дом вл етс разр д, вход которого подключен к выходу переключател 1-1). Это вызвано особенностью суммировани весов в коде Гре при его преобразовании в непрерывный сигнал. Например если в нормальном двоичном коде разр дные веса имеют значени , 2 ... 2, 2, 2°,(в нашем случае число разр дов .равно-4, и следовательно 2 , 2, 2, 2), то в коде Гре веса имеют значени 2, ,... ,2,2 ,2 , (в нашем случае 2 ,2-,2 ,2) . Кроме этого, в коде Гре веса имеют разные знаки, положительные дл данного разр да , если число единиц во всех старших разр дах четное, отрицательное , если число единиц нечетное. При использ.овании перечисленных весов возникает также необходимость в формировании дополнительного (корректирующего ) разр да, вес которого минус 1, если число Единиц во всех разр дах нечетное, нуль, если число Единиц всех разр дов четное. В таблице приведены соответстви , показывающие принцип работы предложенного устройства в части цифроаналогового преобразовани .
Продолжение таблицы
Отрицательный знак разр дных весов обеспечиваетс с помощью переключателей путем коммутации на соответствующий разр д матрицы R-2R опорного напр жени отрицательного знака. Переключатели 1-1,...1-5 работают таким образом, что в зависимости от наличи входного сигнала на одном из их управл ющих входов/ ко входу соответствующих разр дов матрицы 2 подключаетс или шина нулевого потенциала, или шина положительного опорного напр жени , или цгана отрицательного опорного напр жени . При этом, если на пр мом ваходе данного разр да счетчика 1 кода Гре сигнал а ( на его инверсном выходе), то к выходу соответствующего переключател подключена шина нулевого потенциала Если на пр мом выходе этого разр да 1 { О на инверсном выходе)/ то инверсный выход разр да не мен ет состо ние переключател , и в этом случае переключатель управл етс выходными сигналами соответствующего сумматора по модулю два, так как ко входам сумматоров переключены пр мые выходы разр дов. Например если число Цциниц во всех старших разр дах относительно просматриваемого четное, то сигналом с пр мого выхода сумматора по модулю два ко входу разр да матрицы подключаетс положительное опорное напр жение , а если число таких Кдиниц нечетное - то подключаетс отрицательное опорное напр жение.
Таким образом, предлагаемое уст0 ройство по сравнению с известным позвол ет обеспечить как упрощенна перенастройки, так и уменьшение уровн импульсных помех (выбросов напр жени ) , возникающих при переходе состо ний счетчика через границы неоднозначности . Так, в известном устройстве максимальное значение этих помех возникает при переходе от числа О 111... (2 - 1) к числу 1000... О (2) и наоборот и составл ет по амплитуде 50% от полного выходного напр жени цифроаналогового преобразовани . В предлагаемом устройстве, использующим код Гре , при переходе от числа к числу информаци измен етс только в одном из разр дов и неоднозначность сводитс к 50% веса младшего разр да, т.е. амплитуда импульсной
2
помехи уменьшаетс в
раз.
Claims (3)
1. Устройство дл генерировани функционально-измен ющихс напр жений , содержащее управл емые переключатели , декодирующую резистивную матрицу типа R-2R, вход каждого разр да которой подключен к выходу соответствующего управл емого переключател , триггерный счетчик, сое-диненный входом с выходом злемента ИЛИ, и группу формирователей числоимпульсного кода прир-ащений функции, подключенных сигнальными выходами ко входам элемента ИЛИ/ а импульсными входами - к шинам ввода соответствующих опорных частот, отличающеес тем, что, с целью уменьшени уровн импульсных помех и упрощени перенастройки, в устройство дополнительно введены п (где п - количество разр дов триггерного счетчика) сумматоров по модулю два, а триггерный счетчик содержит по основному и вспомогательному триггеру в каждом разр де и входной инвертор, выход которого подключен к тактирующему входу основного триггера первого разр да, причем вспомогательный триггер каждого i-ro (1 4 1 п) разр да соединен пр мым и инверсным выходами с S и R входами основного триггера i-ro разр да, S входом с инверсным выходом основного триггера i-ro разр да и с тактирующим входом основного триггера (1+1)-го разр да, а R-входом с пр мым выходом основного триггера i-ro разр да и с тактирующим входом вспомогательного триггера (i+l)-ro разр да, причем тактирующий вход вспомогательного триггера первого разр да подключен ко входу инвертора, основной триггер п-го разр да соединен инверсным выходом с первым управл ющим входом (п4-1)-го управл емого переключател , а пр мым выходом - с первыми входами всех сумматоров по модулю два и со вторым управл ющим входом (п+1)-го управл емого переключател , подключенного сигнальными входами к шине нулевого потенциала и к шине положительного опорного напр жени , а вспомогательный триггер каждого j -го (2 4 j 4 п) разр да соединен пр мым выходом с (n-j+2)-HbiM входом каждого из первых j сумматоров по модулю два а инверсным выходом - с первым управл ющим входом j-го управл емого переключател , подключенного вторым
и третьим управл ющими вхйдами к соответствующим выходам j-го сумматора по модулю два, а сигнальными входами к шинам нулевого потенциала, положительного и отрицательного опорных напр жений, причем первый управл емый переключатель подключен первым и вторым управл ющими входами к соответствующим выходам первого сумматора по модулю два,а сигнальными входами - к шине нулевого-потенциала
o и к шине отрицательного опорного напр жени , причем каждый i-ый (14i4ni/ где m - количество интервалов аппроксимации ) формирователь число-импульсного кода приращений функции соеди5 нен кодовым входом с шиной ввода двоичного кода соответствующего приращени ординаты, а входом запуска с управл ющим выходом (i-l)-ro формировател число-импульсного кода
0 приращений.
2. Устройство по п. 1, отличающеес тем, что каждый формирователь число-импульсного кода приращений функции содержит счетчик и ключ, первый и второй входы
5 которого вл ютс импульсным входом и входом запуска формировател , а выход вл етс сигнальным выходом формировател и соединен со счетным входом счетчика, установочный вход
0 которого вл етс кодовым входом формировател , а выход переполнени управл ющим выходом формировател и. подкл очен к третьему входу ключа.
Источники информации,
5 прин тые во внимание при экспертизе
1.Авторское свидетельство СССР , 389519, кл. G Об G 7/26, 1971.
2.Авторское свидетельство СССР 389507, кл. G Об G 15/20, 1971.
3.Патент США 3529138,
0
кл. 235-150.53, опублик. 1970 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792819893A SU903916A1 (ru) | 1979-09-20 | 1979-09-20 | Устройство дл генерировани функционально измен ющихс напр жений |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792819893A SU903916A1 (ru) | 1979-09-20 | 1979-09-20 | Устройство дл генерировани функционально измен ющихс напр жений |
Publications (1)
Publication Number | Publication Date |
---|---|
SU903916A1 true SU903916A1 (ru) | 1982-02-07 |
Family
ID=20850705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792819893A SU903916A1 (ru) | 1979-09-20 | 1979-09-20 | Устройство дл генерировани функционально измен ющихс напр жений |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU903916A1 (ru) |
-
1979
- 1979-09-20 SU SU792819893A patent/SU903916A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3641566A (en) | Frequency polyphase power supply | |
SU903916A1 (ru) | Устройство дл генерировани функционально измен ющихс напр жений | |
RU1777242C (ru) | Устройство цифроаналогового преобразовани | |
KR950002302B1 (ko) | 디지탈-아날로그 변환기 | |
SU822213A1 (ru) | Функциональный генератор | |
SU932507A1 (ru) | Функциональный генератор | |
SU877581A1 (ru) | Функциональный генератор ступенчатого напр жени | |
SU1206957A1 (ru) | Преобразователь код-напр жение | |
SU1091205A1 (ru) | Преобразователь перемещени в код | |
SU1175034A1 (ru) | Преобразователь кода системы остаточных классов в напр жение | |
SU1702328A1 (ru) | Имитатор радиосигналов | |
SU898609A1 (ru) | Преобразователь напр жение-код с коррекцией динамической погрешности | |
SU657607A1 (ru) | Аналого-цифровой преобразователь поразр дного кодировани | |
SU813466A1 (ru) | Функциональный генератор | |
SU1113820A1 (ru) | Инкрементный умножитель аналоговых сигналов | |
SU1117621A1 (ru) | Генератор дискретных базисных функций | |
SU982003A1 (ru) | Псевдостохастический сумматор | |
SU1460713A1 (ru) | Цифрова система программного управлени | |
SU617831A1 (ru) | Преобразователь кода в импульсы сложной формы | |
SU892703A1 (ru) | Аналого-цифровой преобразователь | |
SU720424A1 (ru) | Преобразователь двоично-дес тичного кода в последовательный двоичный код | |
SU1374398A2 (ru) | Цифровой синтезатор частоты | |
SU1010617A1 (ru) | Функциональный генератор | |
SU1476496A1 (ru) | Устройство дл возведени в степень нечеткого числа | |
SU1124333A1 (ru) | Синусный преобразователь |