SU903912A1 - Устройство дл моделировани тиристора - Google Patents
Устройство дл моделировани тиристора Download PDFInfo
- Publication number
- SU903912A1 SU903912A1 SU802919645A SU2919645A SU903912A1 SU 903912 A1 SU903912 A1 SU 903912A1 SU 802919645 A SU802919645 A SU 802919645A SU 2919645 A SU2919645 A SU 2919645A SU 903912 A1 SU903912 A1 SU 903912A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- thyristor
- key
- Prior art date
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
t
Изобретение относитс к вычислительной технике и может быть использовано в аналоговых моделирующих комплексах дл исследовани электромагнитных процессов в тиристорных преобразовател х электромагнитной энергии, а также при разработке и отладке систем управлени преобразователей .
Известно устройство дл моделировани тиристора содержащее два транзистора различного типа проводимости , образующие в совокупности маломощный физический аналог тиристора р.
К недостаткам такого устройства относ тс значительно пр мое падение напр жени на нем по сравнению со шкалой напр жений современных полупроводниковых аналоговых блоков; сложность согласовани физического аналога с типовыми аналоговыми вычислительными блоками и обеспечени условий подоби , особенно если моделируема электрическа цепь содержит индуктивность; сильна зависимость параметров такого аналога от разброса характеристик транзисторов и температуры.
Наиболее близким к предлагаемому изобретению по технической сущности вл етс устройство дл моделировани управл емого выпр мител , содержащее усилитель, в цепи обратной св зи которого включены RC-цепочка, моделирующа наличие в цепи тиристора индуктивности, и диод, моделирующий одностороннюю проводимость тиристора , сумматор, ключи и триггер,
ts который в зависимости от знака аналога напр жени на тиристоре, при поступлении управл ющего импульса, замыкает ключ на входе усилител , а при переходе аналога анодного тока
20 тиристора через нуль размыкает зтот ключ 2.
Claims (2)
- Недостатками этого известного уст ройства Явл ютс отсутствие учета 1. 9 в модели тиристора конечной величины токов включени и удержани , а также недостаточный динамический диапазон устройства, св занный со значительными (пор дка 1-го вольта) пороговыми напр жени ми диода и входа триг гера, соизмеримыми со шкалой напр же ни современных полупроводниковых операционных усилителей. Перечисленные недостатки снижают точность моделировани , в частности могут привести к ошибке в выборе ширины управ л ющих импульсов, особенно в режиме прерывистых токов. Целью изобретени вл ютс повьпие ние точности моделировани за счет учета конечной величины токов включени и удержани тиристора, а также расширени динамического диапазона .. Поставленна цель достигаетс тем что в устройство дл моделировани тиристора, содержащее ключ, выход ко торого подключен ко в.ходу апериодиче кого звена, выход которого вл етс выходом устройства, источник опорного напр жени , выход которого соединен с первым входом первого блока сравнени , выход которого подключен ко входу инвертора и триггер, введены элементы И, элемент ИЛИ и второй блок сравнени ,, первый вход которого вл етс первым входом устройства, второй вход которого подключен к первому входу первого элемента ИЛИ и подключен к первому входу второго элемента И, выход которого соединен с первым входом триггера, выход кото рого подключен ко второму входу элемента ИЛИ, выход которого соединен с управл ющим входом ключа, информационный вход которого подключен к первому входу устройства, выход которого соединен со вторым входом первого блока сравнени , выход которого подключен ко второму входу триг гера, выход инвертора соединен со вторым входом второго элемента И, ши на нулевого потенциала подключена ко второму входу второго блока сравнени , выход которого соединен со вторым входом первого элемента И. На чертеже изображена схема устро с ТВ а. Устройство содержит операционный . усилитель 1, в цепи обратной св зи которого включены параллельно резистор 2 и конденсатор 3, которые обра .зуют апериодическое звено. Через 24 ключ 4 вход усилител 1 соединен со входным зажимом устройства, к которому также подключен вход блока 5 сравнени . На входы двухвходового элемента И 6 поступает сигнал с выхода блока 5 и управл ющие импульсы, а выход ее соединен со входами элементов И 7 и ИЛИ 8. Ко второму входу элемента И 7 через инвертор 9 подключен выход второго блока 10 сравнени , снабженного цепью положительной обратной св зи, который также соединен с R-входом триггера I1, причем первый вход блока 10 сравнени соединен с выходом усилител 1,а второй - с источником 12 опорного напр жени . Устройство работает следующим образом . Когда аналог анодного напр жени Up отрицателен.на выходе блока 5 сравнени , а значит, на входе элемента И 6 - логический О, поэтому на выходе элемента И 6 будет логический О, независимо от наличи управл ющих импульсов на втором входе элемента И 6. Если также аналог .анодного тока U(ia) неположителен, что имеет место на непровод щем интервале тиристора, то на выходе компаратора 10, а значит, и ria R входе триггера II, будет логическа 1, и триггер окажетс в состо нии О. В таком случае на обоих входах элемента ИЛИ 8 имеют место логические нули и ключ 4 разомкнут. Если при положительном анодном напр жении на вход элемента И 6 поступит управл ющий импульс , то на ее выходе и, следовательно на входе элемента или 8 по витс логическа 1 и ключ 4 замкнетс . При этом выходное напр жение усилител 1 U(iQj) будет нарастать по абсолютной величине , причем скорость нарартани этой величины ограничиваетс параметрами RC-цепочки 2 и 3. Если U(ig) не достигнет величины и(|„|,(фиг. 2) за врем действи управл ющего импульса , то ключ 4 разомкнетс и, следовательно , тиристор не будет включен. Если же 4(i/j) достигает и(), то на выходе компаратора по витс логический О и на обоих входах элемента И 7, а следовательно и на ее выходе , будут логические единицы. Триггер 11 перейдет в состо ние 1, и теперь даже при окончании действи управл ющего импульса ключ 4 останетс замкнутым, т.е. тиристор включитс . При .уменьшении напр жени U., даже когда оно становитс отрицательным , триггер некоторое врем остаетс во включенном состо нии за счет ЭДС самоиндукции индуктивности, вклю ченной с ним последовательно. В пред лагаемом устройстве при переходе Uq через ноль, аналог тока U(i/.,|) уменьшаетс по абсолютной величине медлен но за счет зар да конденсатора 3. И тогда когда эта величина достигает значени U(iyA)j определ емого пороговым напр жением и параметрами цепи обратной св зи, блок 10 сравнени переходит в состо ние I, триггер 11 возвращаетс в состо ние О и ключ 4 размыкаетс . Таким образом, устрой ство выключаетс . Учет конечных значений токов вклю чени и удержани тиристора позвол ет обосновано выбрать длительность управл ющих узких импульсов, что особенно важно в режиме прерывистых токов и в. переходных режимах, причем в последних аналитический расчет потребной длительности импульсов чрезвычайно трудоемок. При наличии индуктивности в цепи тиристора, врем его включени може в дес тки раз превосходить паспортную величину. Применение предлагаемого устройства в стендах, моделирующих тиристорные преобразователи, позволит со кратить сроки и повысить качество разработок силовых схем; а также систем управлени . Формула изобретени Устройство дл моделировани тиристора , содержащее ключ, выход которого подключен ко входу апериодического звена, выход которого вл етс выходом устройства, источник опорного напр жени , выход которого сое динен с первым входом первого блока сравнени ,, выход которого подключен ко входу инвертора и .триггер, отличающеес тем, что, с целью повьппени точности моделировани в него введены элементы И, элемент ИЛИ -И второй блок сравнени , первый вход которого вл етс первым входом устройства, второй вход которого подключен к первому входу первого элемента И, выход которого соединен с первым входом элемента ИЛИ и подключен к первому входу второго элемента И, выход которого соединен с первым входом триггера, выход которого подключен ко второму входу элемента ИЛИ, выход которого соединен с управл ющим входом ключа, информа-. ционный вход которого подключен к первому входу устройства, выход которого соединен со вторым входом первого блока сравнени , выход которого подключен ко второму входу триггера , выход инвертора соединен со вторым входом второго элемента И, шина нулевого потенциала подключена ко второму входу второго блока сравнени , выход которого соединен со вторым входом первого элемента И. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 66А162, кл. G 06 G 7/48, 1979.
- 2.Авторское свидетельство СССР № 586471, кл. G 06 G 7/62, 1977 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802919645A SU903912A1 (ru) | 1980-05-05 | 1980-05-05 | Устройство дл моделировани тиристора |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802919645A SU903912A1 (ru) | 1980-05-05 | 1980-05-05 | Устройство дл моделировани тиристора |
Publications (1)
Publication Number | Publication Date |
---|---|
SU903912A1 true SU903912A1 (ru) | 1982-02-07 |
Family
ID=20893727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802919645A SU903912A1 (ru) | 1980-05-05 | 1980-05-05 | Устройство дл моделировани тиристора |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU903912A1 (ru) |
-
1980
- 1980-05-05 SU SU802919645A patent/SU903912A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3430072A (en) | Sample and hold circuit | |
US3133189A (en) | Electronic interpolating counter for the time interval and frequency measurment | |
SU903912A1 (ru) | Устройство дл моделировани тиристора | |
SE7407048L (ru) | ||
US3790890A (en) | Device for measuring a time interval | |
US3879668A (en) | Converter circuit | |
GB1058942A (en) | Improvements in digital voltmeters | |
GB772965A (en) | Shifting registers | |
Fisher | An enhanced power meter for SPICE2 circuit simulation | |
GB1121324A (en) | An improved method of testing dynamic response | |
SU1413653A1 (ru) | Электронна модель тиристора | |
RU1791820C (ru) | Устройство дл моделировани источника напр жени | |
RU1815649C (ru) | Устройство дл моделировани источника тока | |
SU1525706A1 (ru) | Устройство дл моделировани источника напр жени | |
SU789827A1 (ru) | Устройство дл контрол напр жени | |
SU1339520A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
SU1064241A1 (ru) | Устройство дл измерени порогового напр жени полевых транзисторов | |
SU425341A1 (ru) | Функциональное устройство | |
JPS56155419A (en) | Control circuit for loaded alternating current | |
SU771860A1 (ru) | Формирователь пр моугольных импульсов | |
SU641462A1 (ru) | Интегратор | |
SU398980A1 (ru) | УСТРОЙСТВО дл МОДЕЛИРОВАНИЯ АВТОКОМПЕНСАТОРОВ | |
SU1446632A1 (ru) | Узловой элемент сеточной модели | |
SU1739486A1 (ru) | Ждущий мультивибратор | |
JPS5793730A (en) | Signal level conversion circuit |