SU890358A1 - Цифрова динамическа след ща система - Google Patents
Цифрова динамическа след ща система Download PDFInfo
- Publication number
- SU890358A1 SU890358A1 SU802902174A SU2902174A SU890358A1 SU 890358 A1 SU890358 A1 SU 890358A1 SU 802902174 A SU802902174 A SU 802902174A SU 2902174 A SU2902174 A SU 2902174A SU 890358 A1 SU890358 A1 SU 890358A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- frequency
- digital
- mixer
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
Изобретение относится к радиотехнике, а именно к следящим системам управления и фильтрации, в частности к следящим фильтрам для выделения _ сигналов на фоне помех. э
Известны цифровые следящие системы с промежуточным преобразованием кода в напряжение для перестройки управляемого генератора [1] и [2] .
Недостатком таких устройств явля- 'и ется высокий уровень собственных шумов управляемого генератора, не позволяющий обеспечить минимально возможную ошибку оценки частоты выделяемого сигнала. 15
Наиболее близкой к предлагаемой по технической сущности и достигаемому результату является цифровая динамическая следящая система с непосредственным цифровым преобразованием 20 кода в частоту, содержащая последовательно соединенные первый смеситель, усилитель промежуточной частоты, цифровой дискриминатор и цифровой фильтр-экстраполятор, а также и после<5 довательно соединенные блок опорных частот, делитель с переменным коэффициентом деления, второй смеситель, соответствующий вход которого соединен со вторым выходом блока опорных 30 частот, и полосовой фильтр., выход которого соединен со входом первого смесителя [3].
Недостатком подобной цифровой следящей системы является неудовлетворительная точность работы при увеличении диапазона перестройки частоты преобразователя код-частота, так как при этом возрастает ошибка дискретности, уменьшение которой за счет увеличения коэффициента деления управляемого делителя уменьшает диапазон перестройки частоты преобразователя код-частота. Кроме того, нелинейность перестройки преобразователя, обусловлена переменным шагом установки частоты в преобразователе.
Цель изобретения — повышение точности слежения во всем диапазоне изменения частоты входного сигнала.
Цель достигается тем, что в устройство введены последовательно соединенные интерполятор и блок сравнения, левый выход которого подключен к управляющему входу делителя с переменным коэффициентом деления, а соответствующий вход подключен к первому выходу цифрового фильтра-экстраполятора, второй выход которого соединен с первым выходом интерполя тора, второй вход которого соединен с соответствующим выходом блока опорных частот.
На чертеже приведена блок-схема устройства.
Цифровая динамическая следящая сиссистема содержит первый смеситель 1, на выходе которого установлен усилитель промежуточной частоты 2, выход которого подключен ко второму входу смесителя' 1 через последовательно соединенные цифровой дискрименатор 3, цифровой фильтр-экстраполятор 4, интерполятор 5, блок сравнения 6, второй вход которого соединен со знаковым выходом цифрового фильтра-экстраполятора 4, делитель с переменным коэффициентом деления 7, второй смеситель 8 и полосовой фильтр 9. Вторые входы интерполятора 5, делителя с переменным коэффициентом деления 7 и второго смесителя 8 соответственносоединены с выходами блока опорных частот 10. Выход знака цифрового фильтра-экстраполятора 4 соединен со входом блока сравнения 6.
Цифровая динамическая следящая система работает следующим образом.
Входной сигнал поступает на первый вход первого смесителя· 1, на второй вход которого через последовательно соединенные делитель с переменным коэффициентом 7, второй смеситель 8 и полосовой фильтр 9поступает выходной сигнал блока опорных частот 10, второй выход которого подключен ко второму входу второго смесителя 8, в результате чего на выходе усилителя промежуточной частоты, поступающий на вход цифрового частотного (фазового) дискрименатора 3, где в цифровой форме выделяется ве10 личина рассогласования по частоте дд (фазе) .
После обработки этого сигнала в цифровом фильтре-экстраполяторе 4 результирующее двоичное число выдается в интерполятор 5, на второй вход которого из блока опорных частот 10 “ поступает сигнал с частотой, преобразующий это число в частоту следования импульсов.
• Эти импульсы поступают в блок сравнения 6, куда одновременно с выхо-50 да цифрового фильтра-экстраполятора ‘4 поступает информация. В блоке сравнения 6 формируется управляющее воздействие, которое устанавливает соответствующий коэффициент деления де- 55 лителя с переменным коэффициентом деления 7.
Интерполятор 5 представляет собой преобразователь двоичного кода в число-импульсный, где каждому двоичному символу поставлены в соответствие распределенные по временной оси импульсы.
Благодаря такому преобразованию на выходе делителя с переменным коэффициентом деления 7 удалось получить изменение частоты (фазы) по линейному закону. Установка соответствующих 'коэффициентов деления позволит изменять модуляцию выходной частоты бло~ка 7 по фазе равномерно по, всей временной оси.
Выходной сигнал делится делителем с переменным коэффициентом деления 7, и, сформированный тем самым в симметрированный меандр, поступает на второй смеситель 8, на выходе которого с помощью второго выходного сигнала блока опорных частот 10 формируется суммарный сигнал, который через .полосовой фильтр 9 выдается на второй вход первого смесителя 1.
При одинаковых полосах перестройки предлагаемая система позволяет уменьшить шаг (ошибку) дискретности установки частоты в 7 раз и увеличить число дискретных установок частоты в 5 раз.
Claims (3)
- Изобретение относитс к радиотехнике , а именно к след щим системам управлени и фильтрации, в частности к след щим фильтрам дл выделени сигналов на фоне помех. Известны цифровые след щие системы с промежуточным преобразованием кода в напр жение дл перестройки уп равл емого генератора 1 и 2, Недостатком таких устройств вл етс высокий уровень собственных шумов управл емого генератора, не позвол ющий обеспечить минимально возможную ошибку оценки частоты выдел е мого сигнала. Наиболее близкой к предлагаемой по технической сущности и достигаемо му результату вл етс цифрова динамическа след ща система с непосредственным цифровым преобразованием кода в частоту, содержаща последовательно соединенные первый смесител усилитель промежуточной частоты, циф ровой дискриминатор и цифровой фильтр-экстрапол тор, а также и посл довательно соединенные блок опорных частот, делитель с переменным коэффи циентом делени , второй смеситель, соответствующий вход которого соединен со вторым выходом блока опорных частот, и полосовой фильтр., выхлд которого соединен со входом первого смесител 3 .. Недостатком подобной цифровой след щей системы вл етс неудовлетворительна точность работы при увеличении диапазона перестройки частоты преобразовател код-частота, так как при этом возрастает ошибка дискретности , уменьшение которой за счет увеличени коэффициента делени управл 1; .мого делител уменьшает диапазон перестройки частоты преобразовател код-частота. Кроме того, нелинейность перестройки преобразовател , обусловлена переменным шагом установки частоты в преобразователе. Цель изобретени - повышение точности слежени .во всем диапазоне изменени частоты входного сигнала. Цель достигаетс тем, что в устройство введены последовательно соединенные интерпол тор и блок сравнени , певый выход которого подключен к управл ющему входу делител с переменным коэффициентом делени , а соответствующий вход подключен к первому выходу цифрового фильтра-экстрапол тора , второй выход которого соединен с первым выходом Интерполатора , второй вход которого соединен с соответствующим выходом блока опор ных частот. На чертеже приведена блок-схема устройства. Цифрова динамическа след ща си система содержит первый смеситель 1 на выходе которого установлен усилитель промежуточной частоты 2, выход которого подключен ко второму входу смесител 1 через последовательно соединенные цифровой дискрименатор 3 цифровой фильтр-экстрапол тор 4, интерпол тор 5, блок сравнени б, второй вход которого соединен со знаковым выходом цифрового фильтра-экстра пол тора 4, делитель с переменным коэффициентом делени 7, второй смеситель 8 и полосовой фильтр 9. Вторы входы интерпол тора 5, делител с пе ремениьм коэффициентом делени 7 и второго смесител 8 соответственносоединены с выходами блока опорных частот 10. Выход знака цифрового фильтра-экстрапол тора 4 соединен со входом блока сравнени 6. Цифрова динамическа след ща система работает следующим образом. Входной сигнал поступает на первый вход первого смесител - 1, на вто рой вход которого через последовательно соединенные делитель с переменным коэффициентом 7, второй смеситель 8 и полосовой фильтр 9поступает выходной сигнал блока опорных частот 30, второй выход которого под ключен ко второму входу второго смесител 8, в результате чего на выходе усилител промежуточной частоты поступающий на вход цифрового часто ного (фазового) дискрименатора 3, где в цифровой форме выдел етс величина рассогласовани по частоте (фазе). После обработки этого сигнала в цифровом фильтре-экстрапол торе 4 результирующее двоичное число выдаетс в интерпол тор 5, на второй вх которого из блока опорных частот 10 поступает сигнал с частотой, преобр зующий это число в частоту следован импульсой. Эти импульсы поступают в блок сравнени 6, куда одновременно с вых да цифрового фильтра-экстрапол тора 4 поступает информаци . В блоке сра нени 6 формируетс управл ющее воз действие, которое устанавливает соответствующий коэффициент делени д лител с переменным коэффициентом д лени 7. Интерпол тор 5 представл ет собо преобразователь двоичного кода в чи ло-импульсный, где каждому двоичном символу поставлены в соответствие распределенные по временной оси импульсы . , Благодар такому преобразованию на выходе делител с переменным коэффициентом делени 7 удалось получить изменение частоты (фазы) по линейному закону. Установка соответствующих коэффициентов делени позволит измен ть модул цию выходной частоты блока 7 по фазе равномерно по, всей временной оси. Выходной сигнал делитс делителем с переменным коэффициентом делени 7, и, сформированный тем самым в симметрированный кеандр, поступает на второй смеситель 8, на выходе которого с помощью второго выходного сигнала блока опорных частот 10 формируетс суммарный сигнал, который через .полосовой фильтр 9 выдаетс на второй вход цервого смесител 1. При одинаковых полосах перестройки предлагаема система позвол ет уменьшить шаг (ошибку) дискретности установки частоты в 7 раз и увеличить число дискретных установок частоты в 5 раз. Формула изобретени Цифрова динамическа след ща система, содержаща последовательно соединенные первый смеситель, усилитель промежуточной частоты, цифровой дискриминатор и цифровой фильтр-экстрапол тор , а также последовательно соединенные блок опорных частот, делитель с переменным коэффициентом делени , второй смеситель, соответствующий вход которого соединен с соответствующим выходом блока опорных част.от, и полосовой фильтр, выход которого соединен со входом первого смесител , отличающа с тем, что, с целью повышени точности системы, она содержит последовательно соединенные интерпол тор и блок сравнени , первый выход которого подключен к управл ющему входу делител с переменным коэффициентом делени , а соответствующий вход подключен к первому выходу цифрового фильтра-экстрапол тора , второй выход которого соединен с первым входом интерпол тора , второй вход которого соединен с соответствующим выходом блока опорных частот. Источники информации, прин тые во внимание при экспертизе свидетельство СССР 1.Авторское 05 В 13/02, 1970. № 328430, кл. G свидетельство СССР
- 2.Авторское 03 В 3/04, 1975. № 537432, кл. Н свидетельство СССР
- 3.Авторское 05 В 11/14, 1970 № 348979, кл. G (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802902174A SU890358A1 (ru) | 1980-03-06 | 1980-03-06 | Цифрова динамическа след ща система |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802902174A SU890358A1 (ru) | 1980-03-06 | 1980-03-06 | Цифрова динамическа след ща система |
Publications (1)
Publication Number | Publication Date |
---|---|
SU890358A1 true SU890358A1 (ru) | 1981-12-15 |
Family
ID=20886312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802902174A SU890358A1 (ru) | 1980-03-06 | 1980-03-06 | Цифрова динамическа след ща система |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU890358A1 (ru) |
-
1980
- 1980-03-06 SU SU802902174A patent/SU890358A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2105423C1 (ru) | Способ корректировки местных гетеродинов приемника и устройство для его осуществления | |
SU1132805A3 (ru) | Цифроаналоговый преобразователь | |
US3943460A (en) | Frequency conversion system | |
CN105978559B (zh) | 宽带线性调频微波信号发生器 | |
EP0841569B1 (en) | A spectrum analyser | |
SU890358A1 (ru) | Цифрова динамическа след ща система | |
US4968986A (en) | Wide bandwidth analog-to-digital converter and method | |
SU962846A1 (ru) | Цифрова динамическа след ща система | |
SU1663768A1 (ru) | Устройство фазовой автоподстройки частоты | |
JP2601801B2 (ja) | 位相同期回路 | |
SU788410A1 (ru) | Устройство фазировани | |
SU824451A1 (ru) | Синтезатор частот | |
SU767983A1 (ru) | Устройство когерентного сложени разнесенных сигналов | |
RU2036558C1 (ru) | Способ аналого-цифрового преобразования узкополосных сигналов | |
SU785943A1 (ru) | Синтезатор частот | |
SU1172011A1 (ru) | Цифровой синтезатор частоты | |
SU1117697A2 (ru) | Устройство дл установки и стабилизации фазового положени магнитного носител | |
SU741212A1 (ru) | Устройство дл измерени временного положени импульса | |
SU542349A1 (ru) | Адаптивное устройство когерентной обработки многочастотных сигналов | |
SU736161A1 (ru) | Способ преобразовани сигналов и устройство дл его осуществлени | |
SU1054922A1 (ru) | Устройство дл приема фазоманипулированных сигналов | |
SU1467742A2 (ru) | Цифровой частотный детектор | |
SU690606A1 (ru) | Устройство дл импульсно-фазовой автоподстройки частоты | |
SU744364A1 (ru) | Фазозадающее устройство | |
SU902251A1 (ru) | Врем -импульсный преобразователь отношени величин |