Claims (2)
15 напр жени , выход которого соединен с информационным входом блока пам ти, управл ющий вход которого подключен к выходу дешифратора нул . Первый, второй и третий выходы генератора им20 пульсов соединены соответственно с первым, вторым и третьим входами блока управлени , четвертый и п тый входы которого подключены соответствен3 но к выходам компаратора и дешифрато ра нул . Первый и второй вггходы блока управлени соединены соответственно со счетным входом и входом управлени реверсивного счетчика, выход которого подключен ко входу дешифратора нул . Первьи выход генератора импульсов соединен совходом запуска генератора экспоненциального напр жени , а блок управлени содержит инвертор, первый и второй эле менты И-НЁ и первый и второй триггер причем вход инвертора вл етс первы входом блока управлени и соединен с установочным входом первого тригге ра и информационным входом второго триггера. Выход инвертора подключен к первым входам первого и второго элементов И-НЕ.Второй вход первого элемента И-НЕ вл етс вторым входом блока управлени .Второй вход второго элемента И-ИЕ соединен с инверсным выходом первого триггера,третий вход вл етс третьим входом блока управ лени . Третий вход первого Элемента И-НЕ соединен с четвертым входом BToiporo элемента И-НЕ и с инверсным выходом второг о триггера. Четвертый вход первого элемента И-НЕ подключен к пр мому выходу первого триггера, информационный вход которого вл етс четвертым входом блока управлени Установочный вход второго триггера вл етс п тым входом блока управлени . Выходы первого и второго элементов И-Не вл ютс соответственно первым и вторым выходами блока управ лени . Функциональна схема предложенног устройства дл возведени в степень изобразкена на (Ъиг.1; функциональна схема блока управлени - на фиг.2. Устройство содерлшт нуль-орган I,генератор импульсов 2, блок управ лени 3, генератор экспоненциального напр жени 4, реверсивный счетчик 5 компаратор 6, де1Ш1фратор нул 7, бло пам ти 8, вход 9и выход 10 устройства дл возведени в степень, инвертор II,элементы И-НЕ 12 и 13, триггеры 14 и 15, входы 16-20 и выходы 21 и 22 блока управлени . Устройство дл возведени в степень работает следующим образом. Напр жение со входа 9 подаетс н блок 1 и на второй вход блока 6. Пр этом на выходе блока 1 формируютс пр моугольные импульсы положительно напр жени , если входное напр жение 5 положительно, или пр моугольные импульсы отрицательного напр жени , если входное напр жение отрицательно . Блок 4 формирует импульсы напр жени экспоненциальной формы, максимальна амплитуда которых равна амплитуде пр моугольных импульсов блока 1 . С первого выхода блока 2 на блок 4 периодически поступают импульсы запуска. При поступлении импульса запуска на выходе блока 4 формируетс экспоненциально затухающее напр жение,а блок 3 в этот момент подключает второй выход блока 2 к счетному входу блока 5 и переключает вход управлени блока 5 на пр мой счет. Блок 5 осуществл ет счет импульсов со второго выхода блока 2, следующих с некоторой частотой, в течение времени от запуска до момента равенства напр жени на входе 9 и выходного экспоненциально затухающего напр жени блока 4. В момент равенства срабатывает блок 6, выходной сигнал которог /поступает, на вход блока 3. С помощью блока 3 от блока 2,с его третьего выхода, импульс с частотой, отличающейс от частоты импульсов с его второго выхода, поступают на блок 5.При этом блок 3 одновременно вьщает на блок 5 сигнал обратного счета. Считывание импульсов происходит до тех пор,пока блок 5не перейдет в нулевое состо ние. Нулевое состо ние отмечаетс блоком 7, который формирует сигнал на запоминание,поступающий на блок 8. Б момент нулевого состо ни блока 5 выходное напр жение блока 4 достигает уровн , который запоминаетс в блоке 8. напр жение на выходе 10; Д максимальна амплитуда экспоненциально затухающего напр жени блока 4; отношение частот импульсов второго и третьего выходов блока 2. В момент нулевого состо ни с выхода блока 7 на блок 3 поступает сигнал,по которому с помощью блока 3 устройство дл возведени в степень возвращаетс в исходное состо ние . Предложенное устройство по сравне ВИЮ с прототипом обладает более высокой точностью работы, т.к. преобра зование сигналов происходит с исполь зованием одного и того же генератора экспоненциального напр жени 4, поэтому погрешности, св занные с изменением посто нной экспоненты, компен сируютс ; кроме того, на втором и третьем выходах генератора импульсов 2 формируютс импульсы со стабильной частотой повторени , что стабилизирует отношение их частот за врем преобразовани сигнгшов. Формула изобретени 1 .Устройство дл возведени в степень , содержащее соединенные последовательно генератор экспоненциального напр жени и компаратор,другой вход которого вл етс входом устройства, блок управлени , генератор импульсов реверсивный счетчик и блок пам ти,вы ход которого вл етс выходом устройства , отличающеес тем, что, с целью повьшени точности работы,в него введены нуль-орган и д шифратор нул ,причем второй вход ко1Шаратора соединен со входом нуль органа, выход которого подключен ко входу генератора экспоненциального напр жени , выход которого соединен с информационным входом блока пам ти,управл ющий вход которого подключен к выходу дешифрато ра нул , первый, второй и третий выходы генератора импульсов соединены соответственно с первым, вторым и третьим входами блока управлени , четвертый и п тый входы которого . подключены соответственно к выходам компаратора и дешифратора нул , первый и второй выходы блока управлени соединены соответственно со счетным входом и входом управлени реверсивного счетчика, выход которого подключен ко входу дешифратора нул , первый выход генератора импульсов соединен со .входом запуска генератора экспоненциального напр жени . 2. Устройство по п.1, отличающеес тем, что блок управлени содержит инвертор, первый и второй элементы И-НЕ и первый и второй триггеры, причем вход инвертора вл етс первым входом блока управлени и соеданен с установочным входом первого триггера и информационным входом второго триггера, выход инвертора подключен к первым входам первого и второго элементов И-НЕ, второй вход первого элемента И-НЕ вл етс вторым входом блока управлени , второй вход второго элемента И-НЕ соединен с инверсным выходом первого триггера, третий вход ьторого элемента И-НЕ вл етс третьим входом блока управлени , третий вход первого элемента И-НЕ соединен с четвертым входом второго элемента И-НЕ и с инверсным выходом второго триггера , четвертый вход первого элемента И-НЕ подключен к пр мому выходу первого триггера, информационный вход которого вл етс четвертьм входом блока управлени , установочнь1Й вход второго триггера вл етс п тым входом блока управлени , выходы первого и второго элементов И-НЕ вл ютс соответственно первым и вторым выходами блока управлени . Источники информации, прин тые во внимание при экспертизе 1.Патент Франции № 2417809, кл. G 06 G 7/20, опуолик. 1979. 15 voltage, the output of which is connected to the information input of the memory unit, the control input of which is connected to the output of the decoder zero. The first, second and third outputs of the pulse generator 20 are connected respectively to the first, second and third inputs of the control unit, the fourth and fifth inputs of which are connected respectively to the outputs of the comparator and the decoder. The first and second control units of the control unit are connected respectively to the counting input and the control input of the reversible counter, the output of which is connected to the input of the zero decoder. The first output of the pulse generator is connected to the start of the exponential voltage generator, and the control unit contains the inverter, the first and second elements AND-HED, and the first and second trigger, the inverter input being the first input of the control unit and connected to the setup input of the first trigger and information the input of the second trigger. The inverter output is connected to the first inputs of the first and second AND-NOT elements. The second input of the first AND-NO element is the second input of the control unit. The second input of the second AND-II element is connected to the inverse output of the first trigger, the third input is the third input of the control unit laziness. The third input of the first Element IS is NOT connected to the fourth input of the BToiporo NAND element and with the inverse output of the second of the trigger. The fourth input of the first NAND element is connected to the forward output of the first trigger, whose information input is the fourth input of the control unit. The setup input of the second trigger is the fifth input of the control unit. The outputs of the first and second I-Not elements are respectively the first and second outputs of the control unit. The functional diagram of the proposed device for raising the power to (Fig. 1; functional block diagram of the control unit is shown in Fig. 2. The device contains a zero-body I, a pulse generator 2, a control unit 3, an exponential voltage generator 4, a reversible counter 5 comparator 6, de1SFrauler zero 7, memory 8, input 9 and output 10 of the exponentiation device, inverter II, AND-NOT elements 12 and 13, triggers 14 and 15, inputs 16-20 and outputs 21 and 22 of the control unit. The exponentiation device operates as follows. Voltage at input 9 is supplied to block 1 and to the second input of block 6. At this output, block 1 produces square-wave positive voltage pulses if the input voltage is positive, or square negative voltage pulses if the input voltage is negative. voltage pulses of exponential form, the maximum amplitude of which is equal to the amplitude of the rectangular pulses of block 1. Starting pulses periodically come from the first output of block 2 to block 4. When a start pulse arrives, an exponentially decaying voltage is generated at the output of block 4, and block 3 at this moment connects the second output of block 2 to the counting input of block 5 and switches the control input of block 5 to direct. Block 5 counts the pulses from the second output of block 2, which follow at a certain frequency, during the time from the start up to the moment of equal voltage at input 9 and the output exponentially decaying voltage of block 4. At the moment of equality, block 6 operates, the output signal of which is / enters the input of block 3. Using block 3 from block 2, from its third output, a pulse with a frequency different from the frequency of the pulses from its second output goes to block 5. At the same time, block 3 simultaneously draws to the block 5 a counting signal . Pulses are read until block 5 does not go to the zero state. The zero state is noted by block 7, which generates a signal for storage, which arrives at block 8. At the moment of zero state of block 5, the output voltage of block 4 reaches the level that is remembered in block 8. voltage at output 10; D is the maximum amplitude of the exponentially decaying voltage of block 4; the frequency ratio of the pulses of the second and third outputs of block 2. At the moment of zero state, from the output of block 7, block 3 receives a signal on which, using block 3, the device for raising to a power returns to the initial state. The proposed device in comparison VIS with the prototype has a higher accuracy of work, because signal conversion occurs using the same exponential voltage generator 4, therefore, the errors associated with a change in the constant exponential are compensated for; In addition, at the second and third outputs of the pulse generator 2, pulses with a stable repetition frequency are formed, which stabilizes the ratio of their frequencies during the conversion time of the signals. Claim 1. An exponentiation device comprising an exponential voltage generator connected in series and a comparator, another input of which is the device input, a control unit, a pulse generator, a reversible counter, and a memory unit, the output of which is that, in order to improve the accuracy of work, a null-organ and a zero encoder are entered into it, with the second input of the K1Sharator connected to the input zero of the organ, the output of which is connected to the generator input voltage, the output of which is connected to the information input of the memory unit, the control input of which is connected to the output of the decoder rant, the first, second and third outputs of the pulse generator are connected respectively to the first, second and third inputs of the control unit, the fourth and fifth inputs which connected to the outputs of the comparator and the zero decoder, the first and second outputs of the control unit are connected respectively to the counting input and the control input of the reversible counter, the output of which is connected to the input of the zero decoder, the first output of the generator of the impulse voltage. 2. The device according to claim 1, characterized in that the control unit contains an inverter, the first and second elements AND-NOT and the first and second triggers, the inverter input being the first input of the control unit and connected to the installation input of the first trigger and the information input of the second the trigger, the output of the inverter is connected to the first inputs of the first and second elements AND-NOT, the second input of the first element AND-NOT is the second input of the control unit, the second input of the second element AND-NOT is connected to the inverse output of the first trigger, the third input of the second IS-NOT is the third input of the control unit, the third input of the first AND-NO element is connected to the fourth input of the second AND-NOT element and to the inverse output of the second trigger, the fourth input of the first AND-NOT element is connected to the forward output of the first trigger, information the input of which is the fourth input of the control unit, the setup input of the second trigger is the fifth input of the control unit, the outputs of the first and second AND-NOT elements are respectively the first and second outputs of the control unit. Sources of information taken into account in the examination 1.Patent of France No. 2417809, cl. G 06 G 7/20, op'olik. 1979
2.Смолов В.Б. и др. Врем -импульсные вычислительные устройства. Изд. Энерги , 1968, с. 79-81, рис.43 б (прототип,).2. Smolov V.B. and others. Time-pulse computing devices. Ed. Energy, 1968, p. 79-81, Fig.43 b (prototype,).
VxVx
NN
ISIS
nn
0-0-
пP
0//0 //
fZfZ
fdfd
0-0-
//
/«г/ "G
иand
if/if /
Й///St ///